搜索结果

16位计数器的设计，这里是实现上述功能的VHDL源程序，供大家学习和讨论。\r\n

本书所要介绍的就是Cadence 公司所出品的Allegro Layout 软件工具，书中每\r\n个章节的出现顺序系按照实际的电路板设计流程而编排，而每一个章节又按照下\r\n列的方式编排，以期让使用者可以较快地进入使用状况

VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2

工作原理：\r\n 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个\r\n74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。\r\n测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。\r\n开始测 ...

利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA

鼠标例程\r\n\r\ninstall_mouse \r\nremove_mouse \r\nmouse_x \r\nmouse_y \r\nmouse_b \r\nmouse_pos \r\nshow_mouse \r\nscare_mouse \r\nunscare_mouse \r\nfreeze_mouse_flag \r\nposition_mouse \r\nset_mouse_range \r\nset_mouse_speed \r\nset_mouse_sprite \r\nset_mou

在Allegro中等长设置的高级应用\r\n――Memory部分等长设置

程序主要用硬件描述语言（VHDL）实现：\r\n单片机与FPGA接口通信的问题

在这里可以进行工作环境、界面和显示效果的一些设定，执行菜单\r\nSetup>User Preferences出现下面窗体，因为这里涉及的内容比较多，而且很多功\r\n能都很少用到，所以下面只针对一些常用设置作介绍。

常用CAD的作图软件Allegro入门指导培训讲义\r\n