搜索结果
找到约 1,927 项符合
R-V 的查询结果
加密解密 Digital Signature Algorithm (DSA)是Schnorr和ElGamal签名算法的变种
Digital Signature Algorithm (DSA)是Schnorr和ElGamal签名算法的变种，被美国NIST作为DSS(DigitalSignature Standard)。算法中应用了下述参数：
p：L bits长的素数。L是64的倍数，范围是512到1024；
q：p - 1的160bits的素因子；
g：g = h^((p-1)/q) mod p，h满足h < p - 1, h^((p-1)/q) mod p > 1；
x：x < q，x为私 ...
matlab例程 v-blast4x4_dast程序
v-blast4x4_dast程序，用于mimo信道闭环系统中，加入旋转矩阵贺信道dast编码,用于提高信道容量和误比特性能
教育系统应用 宿舍管理系统 华东师范大学第二专业班用V实现
宿舍管理系统 华东师范大学第二专业班用V实现
数学计算 四阶R-K方法求解微分方程.
四阶R-K方法求解微分方程.
VHDL/FPGA/Verilog 一个超前进位加法器（及其testbench) .v文件
一个超前进位加法器（及其testbench)
.v文件
VHDL/FPGA/Verilog 一个桶形移位寄存器的.v文件
一个桶形移位寄存器的.v文件，含testbench
VHDL/FPGA/Verilog 一个简单状态机的.v文件
一个简单状态机的.v文件，含testbench
人工智能/神经网络 强化学习算法（R-Learning）难得的珍贵资料
强化学习算法（R-Learning）难得的珍贵资料，在国外找的。分享给大家。
数据结构 哈希表设计 针对麽个个体种的任命设计一个哈希表 使得平均查找长度不超过R
哈希表设计 针对麽个个体种的任命设计一个哈希表 使得平均查找长度不超过R，完成相应的建表和查找程序
VHDL/FPGA/Verilog crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a ver
crc_table.c is for reset seed( 0000 )
crc_table_1.c is for reset seed( ffff)
CRC16_D8_m.v is a verilog module of byte paralle crc.
CRC16_D8_m_tb.v is the testbench file of above module.