搜索结果

The DSP Design Flow workshop provides an introduction to the advanced tools you need to design and implement DSP algorithms targeting FPGAs. This intermediate workshop in implementing DSP functions focuses on learning how to use System Generator for DSP,

VHDL语言编写的FIR滤波器源码\r\n对于嵌入式设计者有很好的指导作用\r\n

介绍了FPGA设计全流程\r\n和一些简单的例子

关于FPGA流水线设计的论文\r\nThis work investigates the use of very deep pipelines for\r\nimplementing circuits in FPGAs, where each pipeline\r\nstage is limited to a single FPGA logic element (LE). The\r\narchitecture and VHDL design of a parameterized integer\r\na

基于FPGA的usb程序，采用VHDL语言编写。\r\n开发环境为ISE或者MAXPLUS2。

常用键盘消抖模块——VHDL源程序！！！对vhdl编程的人具有很大的帮助，不可不看 \r\n

基于FPGA的串行通信UART控制器，采用VHDL语言编写，包含多个子模块。\r\n在ISE或FPGA的其它开发环境下新建一个工程，然后将文档中的各个模块程序添加进去，即可运行仿真。源程序已经过本人的仿真验证。

波特率发生器的设计，这里是实现上述功能的VHDL源程序，供大家学习和讨论。\r\n

数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n

JTAG CPLD实现源代码，比用简单并口调试器快5倍以上。\r\n以前总觉得简单的并口jtag板速度太慢，特别是调试bootloader的时候，简直难以忍受。最近没什么事情，于是补习了几天vhdl，用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15，晶振20兆，tck频率5兆。用sjf2410作测试，以前写50k的文件用时5分钟，现在则是5 ...