搜索结果
找到约 2,450 项符合
QUartus ii 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (91)
- 可编程逻辑 (28)
- 教程资料 (27)
- 其他 (17)
- 其他书籍 (16)
- 学术论文 (12)
- 精品软件 (10)
- 嵌入式/单片机编程 (8)
- 文章/文档 (7)
- 技术资料 (7)
- 其他嵌入式/单片机内容 (5)
- VIP专区 (5)
- EDA相关 (4)
- 技术教程 (4)
- 教程 (4)
- 源码 (4)
- ALTERA FPGA开发软件 (3)
- 单片机编程 (3)
- 系统设计方案 (3)
- 文件格式 (3)
- 软件 (3)
- 开发工具 (2)
- 教程资料 (2)
- 模拟电子 (2)
- 书籍源码 (2)
- 中间件编程 (2)
- 电子书籍 (2)
- 资料/手册 (2)
- 仿真技术 (2)
- Quartus (2)
- EDA (1)
- 技术书籍 (1)
- 通讯/手机编程 (1)
- VHDL/Verilog/EDA源码 (1)
- DSP工具/软件 (1)
- 集成开发环境 (1)
- 通信网络 (1)
- 嵌入式综合 (1)
- 软件工程 (1)
- 压缩解压 (1)
- 操作系统开发 (1)
- 微处理器开发 (1)
- 软件设计/软件工程 (1)
- 单片机开发 (1)
- 电子书籍 (1)
- Linux/uClinux/Unix编程 (1)
- 书籍 (1)
- 经验 (1)
- 手册 (1)
可编程逻辑 Xmodem协议中CRC算法的FPAG实现
基于解决Xmodem协议中CRC校验的目的，以经典的LFSR硬件电路为基础，采用了按字节并行运算CRC校验码，以及多字节CRC算法的方法。在Quartus II环境下，通过以VHDL语言仿真试验，得出Xmodem协议中CRC校验，以多字节循环并行CRC算法能够满足高速实时性要求的结论。
...
可编程逻辑 基于CycloneIII构成的RS编码系统
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信 ...
可编程逻辑 MagicSOPC例程编译异常及解决方法
1.1 问题产生的环境1.1.1 软件环境1. PC机的系统为Microsoft Window XP Professional版本2002 Service Pack 2；2. Quartus II V7.0软件，并安装了MegaCore IP V7.0；3. NiosII IDE 7.0软件。1.1.2 硬件环境核心板的芯片是EP2C35F672C8N的MagicSOPC实验箱的硬件系统。硬件的工作环境是在普通的环境下。1.2 问题的现象在使用M ...
仿真技术 Altera ModelSim 6.5仿真入门教程
    Altera ModelSim 6.5仿真入门教程，需要的可自行下载。
平台
软件：ModelSim-Altera 6.5e （Quartus II 10.0） Starter Edition
内容
1 设计流程
使用ModelSim仿真的基本流程为：
     
图1.1 使用 ModelSim仿真的基本流程
2 开始 ...
VHDL/FPGA/Verilog 高清电视HDTV信号发生器
高清电视HDTV信号发生器，576P逐行，VHDL语言，ALTERA的Quartus II开发平台
其他 这是我们做的一个作业 摸60计数器
这是我们做的一个作业 摸60计数器，用Quartus ii 做的 ，内容齐全 不可不看。
其他嵌入式/单片机内容 三八译码器的源代码
三八译码器的源代码，在quartus II 6.0中进行进行设计的，有vhdl源代码
其他嵌入式/单片机内容 在开发板上实现svga条形信号发生器的源代码
在开发板上实现svga条形信号发生器的源代码，是在quartus II 6.0的开发环境中运行的
VHDL/FPGA/Verilog 8位的加法器设计
8位的加法器设计，分4个工程完成的，用的是Quartus II软件。
VHDL/FPGA/Verilog VHDL实现了IIS接口程序
VHDL实现了IIS接口程序，在Quartus II 6.0上编译通过，在板子上可以读取IIS数据