搜索结果

找到约 724 项符合 QUARTUS 的查询结果

其他嵌入式/单片机内容 在开发板上实现svga条形信号发生器的源代码

在开发板上实现svga条形信号发生器的源代码,是在quartus II 6.0的开发环境中运行的
https://www.eeworm.com/dl/687/193121.html
下载: 155
查看: 1043

VHDL/FPGA/Verilog 信号采集与频谱分析电路

信号采集与频谱分析电路,采用quartus平台
https://www.eeworm.com/dl/663/195919.html
下载: 106
查看: 1047

加密解密 3des的VHDL实现

3des的VHDL实现,适用于quartus环境
https://www.eeworm.com/dl/519/200423.html
下载: 133
查看: 1032

VHDL/FPGA/Verilog 频率计源代码

频率计源代码,性能很好,verilog写的,顶层原理图,底层语言写的,效果很好,开发环境为quartus
https://www.eeworm.com/dl/663/202736.html
下载: 29
查看: 1022

VHDL/FPGA/Verilog 硬件编程实现伪随机交织器和随机交织器

硬件编程实现伪随机交织器和随机交织器,应用环境Quartus II5.0
https://www.eeworm.com/dl/663/208768.html
下载: 96
查看: 1044

VHDL/FPGA/Verilog 8位的加法器设计

8位的加法器设计,分4个工程完成的,用的是Quartus II软件。
https://www.eeworm.com/dl/663/213274.html
下载: 134
查看: 1087

VHDL/FPGA/Verilog 数字滤波器的硬件实现

数字滤波器的硬件实现,里面实例可以直接在quartus中运行
https://www.eeworm.com/dl/663/214206.html
下载: 163
查看: 1012

VHDL/FPGA/Verilog VHDL实现了IIS接口程序

VHDL实现了IIS接口程序,在Quartus II 6.0上编译通过,在板子上可以读取IIS数据
https://www.eeworm.com/dl/663/221649.html
下载: 171
查看: 1047

VHDL/FPGA/Verilog Circular_Buffer

Circular_Buffer,流水线型多位缓存器,verilog语言描述。通过modelsim 6。0仿真,quartus 综合通过。
https://www.eeworm.com/dl/663/224002.html
下载: 75
查看: 1025

VHDL/FPGA/Verilog full adder设计代码

full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合
https://www.eeworm.com/dl/663/224003.html
下载: 36
查看: 1040