搜索结果
找到约 2,379 项符合
Plus-II 的查询结果
其他 本文件包是在MAX+plus II 软件环境下实现计数器的逻辑功能
本文件包是在MAX+plus II 软件环境下实现计数器的逻辑功能
VHDL/FPGA/Verilog 在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
VHDL/FPGA/Verilog 在MAX+PLUS II环境下用VHDL编写的加法器
在MAX+PLUS II环境下用VHDL编写的加法器
系统设计方案 Max+Plus II 简易用户使用入门指南
Max+Plus II 简易用户使用入门指南
并行计算 在软件MAX+plus II环境中
在软件MAX+plus II环境中，设计了一台RISC模型机，具有以下功能：输入包含10个整数（无符号数）的数组M，按从小到大的顺序输出这10个数。
VHDL/FPGA/Verilog MAX+plus II编译的模30加法计数器
MAX+plus II编译的模30加法计数器，简单的与非门组成！
VHDL/FPGA/Verilog 3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3
3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3，原理图源文件保存在MyProject目录中，为138decoder.gdf，另有我写的实验报告，呵呵，适合仿真入门
VHDL/FPGA/Verilog 用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高,
用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电
路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。
VHDL/FPGA/Verilog Max+Plus II 的ppt文档
Max+Plus II 的ppt文档，看后可以很轻易上手Max+Plus II
VHDL/FPGA/Verilog 在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形
在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个
组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形仿真 下载芯片测试 完成了抄表器的功能