搜索结果
找到约 444 项符合
Pll 的查询结果
按分类筛选
- 全部分类
- 技术资料 (194)
- 通讯/手机编程 (27)
- VHDL/FPGA/Verilog (19)
- 单片机开发 (18)
- 学术论文 (14)
- 模拟电子 (13)
- 微处理器开发 (13)
- DSP编程 (11)
- 单片机编程 (10)
- matlab例程 (10)
- 其他书籍 (7)
- 系统设计方案 (7)
- 其他嵌入式/单片机内容 (7)
- 电子书籍 (6)
- 嵌入式/单片机编程 (6)
- 电子技术 (5)
- 教程资料 (5)
- 软件设计/软件工程 (5)
- 其他 (4)
- 可编程逻辑 (4)
- VIP专区 (4)
- 汇编语言 (3)
- 文章/文档 (3)
- GPS编程 (3)
- 书籍 (2)
- 电源技术 (2)
- 行业应用文档 (2)
- 无线通信 (2)
- 技术教程 (2)
- 通信网络 (2)
- 嵌入式综合 (2)
- 编译器/解释器 (2)
- 嵌入式Linux (2)
- 中间件编程 (2)
- 源码 (1)
- 手册 (1)
- 论文 (1)
- FPGA (1)
- C/C++语言编程 (1)
- 接口技术 (1)
- 操作系统开发 (1)
- 技术书籍 (1)
- 资料/手册 (1)
- ALTERA FPGA开发软件 (1)
- DSP工具/软件 (1)
- 电路设计 (1)
- 电子书籍 (1)
- 源码/资料 (1)
- 压缩解压 (1)
- 驱动编程 (1)
- 网络 (1)
- 文件格式 (1)
- uCOS (1)
- 交通/航空行业 (1)
- 邮电通讯系统 (1)
- 行业发展研究 (1)
- 人物传记/成功经验 (1)
- RFID编程 (1)
- 3G开发 (1)
- 精品软件 (1)
技术资料 单片机控制的ADF4106锁相频率合
给出了一种以单片集成PLL芯片ADF4106为核心,并通过AT89C2051单片机对ADF4106进行控制来实现锁相频率合成器的设计方法.文中在介绍了ADF4106芯片的内部功能结构的基础上,探讨了锁相频率合成器的基本原理和工作特性;给出了基于ADF4106的锁相频率合成器的硬件电路结构和软件程序设计方法.该设计经仿真测试证明,锁相效果良好,结 ...
技术资料 红牛STM32开发板RCC例程
本资源提供红牛STM32开发板RCC（Reset and Clock Control）例程，专为嵌入式开发者设计。通过这些详细的代码示例，您可以轻松掌握如何配置STM32微控制器的时钟系统，包括外部晶振、PLL以及各种内部时钟源的选择与设置。这对于优化系统性能、降低功耗至关重要。无论您是初学者还是有经验的工程师，这份资料都将帮助您快速上 ...
单片机编程 PIC16C54C锁相环程序
PIC16C54C为8位单片机，指令字长12位，全部指令都是单字节指令，系统为哈佛结构，数据总线和程序总线各自独立分开，数据总线宽度为8位，程序总线宽度为12位，内部程序存储器为512×12位，内部数据寄存器为32×8位。
PIC16C54C有12根双向可独立编程I/O引脚，分为PortA和PortB两个端口，其中PortA为RA0 ...
技术资料 应用于FPGA芯片时钟管理的锁相环设计实现
该文档为应用于FPGA芯片时钟管理的锁相环设计实现讲解文档摘 要: 设计了一种嵌入于 FPGA 芯片的锁相环, 实现了四相位时钟、倍频、半整数可编程分频、可调节相位输出
功能, 满足对于 FPGA 芯片时钟管理的要求. 锁相环采用了自偏置结构, 拓展了锁相环的工作范围, 缩短了锁定时
间, 其阻尼系数以及环路带宽和工作频率的比值都 ...
模拟电子 基于多环锁相宽带细步进频率合成器的设计
为了满足宽频段、细步进频率综合器的工程需求，对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上，介绍了采用DDS+PLL多环技术实现宽带细步进频综，输出频段10~13 GHz，频率步进10 kHz，相位噪声达到-92 dBc/Hz@1 kHz，杂散抑制达到-68 dBc，满足实际工程应用需求。
...
系统设计方案 1
1，原创 cyclone 2开发板，希望能对FPGA电子爱好者有一点设计帮助。
2，本PCB可以与开发者自己的PCB实现扩展。
3，注意接口已经提供5v,-5v，+3.3v,+1.2v输出。
4，带一个LED显示器，多路拨动开关，一个复位健。
5，晶振源兼容5种封装，其中一种是支持9v、5W高精度恒温晶振。
6，fpga内部2个PLL相互连接可以实现0－200M ...
技术资料 RF典型电路分析精讲
 GSM手机射频工作原理与电路分析匹配网络（Matching） 收发双工器（Diplexer）  声表面波滤波器(SAW) 平衡网络（Balance） 锁相环（PLL） 收发器（Transceiver） 衰减网络（Attenuation） 功率控制环路（APC） 滤波网络（Filter） 其它匹配的定义：后级输入阻抗与前级输 ...
技术资料 锁相环由三个基本的部件组成
本资源深入解析了锁相环（PLL）的核心组成，包括鉴相器、压控振荡器以及环路滤波器三大关键部件，并详尽阐述了其工作原理与实际应用场景。对于从事电子工程设计、信号处理及通信系统开发的专业人士而言，这份资料不仅提供了理论支持，还结合实例分析，帮助读者更好地理解和应用锁相环技术于项目中。无论是初学者还是经验丰 ...
模拟电子 X波段低相噪跳频源的设计
结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明，本方案具有相位噪声低、频率控制灵活等优点，满足了实际工程应用。
...
教程资料 EasyFPGA060 用户手册
EasyFPGA060是广州致远电子有限公司为FPGA初学者“量身定做”的一款真正用得起、高性能的FPGA开发套件，它在EasyFPGA030开发平台的基础上进行了改进，除了保留原产品的精巧，适用的风格外，对其资源进行了扩充，由原来的A3P030修改为A3P060，不仅资源翻了一番，还将拥有18Kbit RAM，1个PLL，AES加密等功能；由原来并口的下 ...