搜索结果
找到约 444 项符合
Pll 的查询结果
按分类筛选
- 全部分类
- 技术资料 (194)
- 通讯/手机编程 (27)
- VHDL/FPGA/Verilog (19)
- 单片机开发 (18)
- 学术论文 (14)
- 模拟电子 (13)
- 微处理器开发 (13)
- DSP编程 (11)
- 单片机编程 (10)
- matlab例程 (10)
- 其他书籍 (7)
- 系统设计方案 (7)
- 其他嵌入式/单片机内容 (7)
- 电子书籍 (6)
- 嵌入式/单片机编程 (6)
- 电子技术 (5)
- 教程资料 (5)
- 软件设计/软件工程 (5)
- 其他 (4)
- 可编程逻辑 (4)
- VIP专区 (4)
- 汇编语言 (3)
- 文章/文档 (3)
- GPS编程 (3)
- 书籍 (2)
- 电源技术 (2)
- 行业应用文档 (2)
- 无线通信 (2)
- 技术教程 (2)
- 通信网络 (2)
- 嵌入式综合 (2)
- 编译器/解释器 (2)
- 嵌入式Linux (2)
- 中间件编程 (2)
- 源码 (1)
- 手册 (1)
- 论文 (1)
- FPGA (1)
- C/C++语言编程 (1)
- 接口技术 (1)
- 操作系统开发 (1)
- 技术书籍 (1)
- 资料/手册 (1)
- ALTERA FPGA开发软件 (1)
- DSP工具/软件 (1)
- 电路设计 (1)
- 电子书籍 (1)
- 源码/资料 (1)
- 压缩解压 (1)
- 驱动编程 (1)
- 网络 (1)
- 文件格式 (1)
- uCOS (1)
- 交通/航空行业 (1)
- 邮电通讯系统 (1)
- 行业发展研究 (1)
- 人物传记/成功经验 (1)
- RFID编程 (1)
- 3G开发 (1)
- 精品软件 (1)
技术资料 无刷直流电机转子位置检测的新方法
介绍了无刷直流电机无位置传感器转子位置检测的一种新方法。该方法利用非导通相反电势逻辑电平经逻辑处理后得到一脉冲列, 采用PLL 锁相技术将脉冲列倍频, 通过倍频电路计数器的计数值可以精确检测转子位置。
技术资料 TMS320LF2407A在UPFC的控制电路部分的应用
·摘要：  本文主要提出了UPFC控制部分电路的硬件系统设计以及部分的软件设计流程.着重介绍UPFC的控制电路,用TMS320LF2407A作为控制核心,同时对锁相环电路(PLL)作了较为详细的介绍,在软件部分,主要介绍DSP的数据处理过程.   ...
教程资料 ref sdr sdram vhdl代码
ref-sdr-sdram-vhdl代码
SDR SDRAM Controller v1.1 readme.txt
This readme file for the SDR SDRAM Controller includes information that was not
incorporated into the SDR SDRAM Controller White Paper v1.1.
The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture.
...
可编程逻辑 ref sdr sdram vhdl代码
ref-sdr-sdram-vhdl代码
SDR SDRAM Controller v1.1 readme.txt
This readme file for the SDR SDRAM Controller includes information that was not
incorporated into the SDR SDRAM Controller White Paper v1.1.
The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture.
...
DSP编程 转载自Rulph Chassaing的源代码,内有函数Adaptc,AdaptIDFIR,adaptidFIRw,AdaptIDIIR, Adaptnoise,Adaptnoise_pcm,Adap
转载自Rulph Chassaing的源代码,内有函数Adaptc,AdaptIDFIR,adaptidFIRw,AdaptIDIIR,
Adaptnoise,Adaptnoise_pcm,Adaptpredict,
Adaptpredict_pcm,Aliasing,AM,DFT,Dotp4,
dotp4clasm,Dotpintrinsic,Dotpipedfix,
Dotpnp,Echo_control,Factclasm,Fastconvosim,
FFTsinetable,FIR_pcm,FIRcirc_ext,loop_intr_pcm,
Noise_gen, ...
技术资料 FPGA设计流程
FPGA中各个部件的功能
• I/O单元，用于引入外部管脚的数字信号
• PLL，用于倍频、分频和移相
• 专用乘法器，预先设计好的乘法器
• Memory Block，用于实现各种存储器（RAM，ROM，FIFO）
• 逻辑阵列，用于实现组合逻辑和触发器
• 布线通道，用于互连上述各种单元
• 全局时钟网络，用于传输时钟信号 ...
通信网络 一种软件无线电与认知引擎的接口实现方法
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模 ...
技术资料 STM32时钟学习笔记1
STM32时钟学习笔记(2010-01-27 09:23:15)转载标签：杂谈 分类：嵌入式 在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。 ①、HSI是高速内部时钟 8M，RC振荡器，频率为8MHz。 ②、HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接 外部时钟源，频率范围为4MHz~16MHz。 ③、LSI是低速内部时钟，RC振荡器，频率为40kHz。 ...
模拟电子 宽带低相噪高分辨率频率合成器设计
利用锁相环(PLL)和YTO相结合,设计出一种频率合成器。实现了3～7 GHz的频率覆盖和低于0.2 Hz的频率分辨率。全频段相噪均在-108 dBc/Hz@10 kHz以下,具有较高的实用价值。
单片机编程 支持USB PS2 UART SPI CRC功能的凌阳8位单
1、 支持USB 1.1通讯协议；2、 支持高速（Full Speed、12Mbps ）和低速（Low Speed、1.5Mbps ）传输；3、 6MHz晶体，锁相环PLL振荡器提供高速、低速所需时钟源；4、 支持3个端口（endpoint），可独立编程为IN 或 OUT端口。5、 PS/2：支持PS/2协议（eg.鼠标），与USB复用。 ...