搜索结果
找到约 444 项符合
Pll 的查询结果
按分类筛选
- 全部分类
- 技术资料 (194)
- 通讯/手机编程 (27)
- VHDL/FPGA/Verilog (19)
- 单片机开发 (18)
- 学术论文 (14)
- 模拟电子 (13)
- 微处理器开发 (13)
- DSP编程 (11)
- 单片机编程 (10)
- matlab例程 (10)
- 其他书籍 (7)
- 系统设计方案 (7)
- 其他嵌入式/单片机内容 (7)
- 电子书籍 (6)
- 嵌入式/单片机编程 (6)
- 电子技术 (5)
- 教程资料 (5)
- 软件设计/软件工程 (5)
- 其他 (4)
- 可编程逻辑 (4)
- VIP专区 (4)
- 汇编语言 (3)
- 文章/文档 (3)
- GPS编程 (3)
- 书籍 (2)
- 电源技术 (2)
- 行业应用文档 (2)
- 无线通信 (2)
- 技术教程 (2)
- 通信网络 (2)
- 嵌入式综合 (2)
- 编译器/解释器 (2)
- 嵌入式Linux (2)
- 中间件编程 (2)
- 源码 (1)
- 手册 (1)
- 论文 (1)
- FPGA (1)
- C/C++语言编程 (1)
- 接口技术 (1)
- 操作系统开发 (1)
- 技术书籍 (1)
- 资料/手册 (1)
- ALTERA FPGA开发软件 (1)
- DSP工具/软件 (1)
- 电路设计 (1)
- 电子书籍 (1)
- 源码/资料 (1)
- 压缩解压 (1)
- 驱动编程 (1)
- 网络 (1)
- 文件格式 (1)
- uCOS (1)
- 交通/航空行业 (1)
- 邮电通讯系统 (1)
- 行业发展研究 (1)
- 人物传记/成功经验 (1)
- RFID编程 (1)
- 3G开发 (1)
- 精品软件 (1)
技术资料 PLL锁相环原理及其应用（e文）
老外的PLL锁相环原理和应用介绍，很不错！
模拟电子 使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时 ...
通讯/手机编程 PLL design assistnat-- tells you how to design a good P
PLL design assistnat-- tells you how to design a good P
matlab例程 是关于sigma delta PLL设计的详细论文
是关于sigma delta PLL设计的详细论文，论文中有具体的设计细节，并在附录中有相应的matlab、vhdl code
其他 使用改进的COSTAS环实现锁相环（PLL）
使用改进的COSTAS环实现锁相环（PLL），应用于高动态的数字化接收系统
matlab例程 基于matlab的锁相环（PLL）仿真源代码
基于matlab的锁相环（PLL）仿真源代码
电子技术 DDS-PLL组合跳频频率合成器
0245、DDS-PLL组合跳频频率合成器
电子技术 基于PLL信号发生器的设计论文资料
0170、基于PLL信号发生器的设计论文资料
电子技术 基于PLL信号发生器的设计论文资料
0030、基于PLL信号发生器的设计论文资料
电子书籍 锁相环(PLL)电路设计与应用.pdf
锁相技术相关专辑 38册 209M锁相环(PLL)电路设计与应用.pdf