搜索结果
找到约 3,129 项符合
NC-Verilog 的查询结果
VHDL/FPGA/Verilog 一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.
一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.
VHDL/FPGA/Verilog 利用FPGA实现浮点运算的verilog代码 希望能够给需要做这方面研究的同仁有所帮助
利用FPGA实现浮点运算的verilog代码
希望能够给需要做这方面研究的同仁有所帮助
VHDL/FPGA/Verilog 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
其他嵌入式/单片机内容 turbo码的verilog程序
turbo码的verilog程序，有意者请下载。
VHDL/FPGA/Verilog umti协议中的usb1.1的verilog原文件
umti协议中的usb1.1的verilog原文件，可公实现usb2.0做参考
VHDL/FPGA/Verilog usb1.1的verilog源代码。以及其测试仿真文件
usb1.1的verilog源代码。以及其测试仿真文件，现在很难找其测试文件既testbench
VHDL/FPGA/Verilog verilog HDL原码 一种简单的同步FIFO原码
verilog HDL原码
一种简单的同步FIFO原码，可以被综合
VHDL/FPGA/Verilog 华为内部的verilog教材的ppt版本。比较详细。
华为内部的verilog教材的ppt版本。比较详细。
嵌入式/单片机编程 verilog程序
verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过
嵌入式/单片机编程 verilog实现电子时钟模块
verilog实现电子时钟模块，输入60Hz时钟信号和复位，输出时分秒，共6位，每位7段输出用于驱动