搜索结果
找到约 3,129 项符合
NC-Verilog 的查询结果
VHDL/FPGA/Verilog 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器.
所用语言是Verilog HDL.
主要用在加法器的设计中。
VHDL/FPGA/Verilog 指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.
指令译码电路的设计。
主要用在数字电路的设计中。
所用语言为Verilog HDL.
VHDL/FPGA/Verilog Verilog 的交通灯的例子。源代码中有详细的注释。
Verilog 的交通灯的例子。源代码中有详细的注释。
VHDL/FPGA/Verilog 这些是verilog的开发实例,仅供参考.实例1
这些是verilog的开发实例,仅供参考.实例1
VHDL/FPGA/Verilog 这些是verilog编程实例2,仅供参考
这些是verilog编程实例2,仅供参考
VHDL/FPGA/Verilog 这些是verilog编程实例3,仅供参考
这些是verilog编程实例3,仅供参考
VHDL/FPGA/Verilog 这些是verilog编程实例4,仅供参考
这些是verilog编程实例4,仅供参考
VHDL/FPGA/Verilog 这些是verilog编程实例5,仅供参考
这些是verilog编程实例5,仅供参考
VHDL/FPGA/Verilog 11,13,16位超前进位加法器的Verilog HDL源代码。
11,13,16位超前进位加法器的Verilog HDL源代码。
VHDL/FPGA/Verilog Traffic light written with Verilog
Traffic light written with Verilog