搜索结果
找到约 10,921 项符合
N分频 的查询结果
按分类筛选
VHDL/FPGA/Verilog EDA中常用模块VHDL程序
EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)
驱动编程 //串行驱动led显示
//串行驱动led显示， //一个74hc595位移寄存器驱动三极管驱动led位， //两个74hc595驱动led段，方式位5位x8段x2=10个数码管 //5分频，每次扫描时间位1.25ms //定义特殊符号
单片机开发 ht47r20遥控程序
ht47r20遥控程序，红外线载波输出频率这系统时钟的12分频，当系统频率为480KHZ，载波频率为40KHZ
VHDL/FPGA/Verilog 在数字电路中
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。
VHDL/FPGA/Verilog 【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】
【经典设计】VHDL源代码下载～～
其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】
基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编 ...
VHDL/FPGA/Verilog 我的学习经验
我的学习经验，一种自适应分频及分频方法的实现，很好用的哦
其他 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车 ...
单片机开发 //串行驱动led显示
//串行驱动led显示，
//一个74hc595位移寄存器驱动三极管驱动led位，
//两个74hc595驱动led段，方式位5位x8段x2=10个数码管
//5分频，每次扫描时间位1.25ms
VHDL/FPGA/Verilog 用VerilogHDL编写的
用VerilogHDL编写的，一个占空比为50％的6分频电路
其他 EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准
EWB做的多功能数字钟
由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒，
可发挥部分：使闹钟具有可整点报时与定时闹钟的功 ...