搜索：Modelsim - 虫虫下载站

应用设计  verilog设计三分频器代码

用verilog编写的三分频器代码，用modelsim测试没有问题，有问题请反馈给我

https://www.eeworm.com/dl/514224.html

下载: 2

查看: 8

应用设计  verilog设计加法器

用verilog设计加法器，经modelsim仿真测试没问题。有问题请反馈。

https://www.eeworm.com/dl/514225.html

下载: 3

查看: 59

应用设计  Verilog设计的加法器

用verilog设计的加法器，经过modelsim工具验证无问题。有问题请反馈。

https://www.eeworm.com/dl/514235.html

下载: 1

查看: 61

源码  联合DDS IP核FFT IP核进行仿真

用xilinxIP联合modelsim进行仿真

https://www.eeworm.com/dl/514414.html

下载: 1

查看: 15

源码  网卡芯片rtl级

用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看

https://www.eeworm.com/dl/521082.html

下载: 2

查看: 125

手册  modelsin 操作

本资料介绍如何使用modelsim进行功能仿真

https://www.eeworm.com/dl/522850.html

下载: 8

查看: 136

技术资料  电子书-FPGA与Matlab联合实战V1.0 127页

电子书-FPGA与Matlab联合实战V1.0 127页前言作为网络上第一个开源此技术，笔者迫不及待地想将此技术分享出来。笔者从 2011 年接触 FPGA 以来，从各个方面使用 FPGA，无论是控制、图像视频、IC 前端验证、仿真测试，各个部分都有所触及，2015 年第一次接触到 FPGA 与 matlab 的硬件在环实时仿真，就对感受到技术的强大， ...

https://www.eeworm.com/dl/744535.html

下载: 8

查看: 1394

技术资料  FPGA那些事儿--TimeQuest静态时序分析REV7.0

FPGA那些事儿--TimeQuest静态时序分析REV7.0，FPGA开发必备技术资料--262页。前言这是笔者用两年构思准备一年之久的笔记，其实这也是笔者的另一种挑战。写《工具篇I》不像写《Verilog HDL 那些事儿》系列的笔记一样，只要针对原理和HDL 内容作出解释即可，虽然《Verilog HDL 那些事儿》夹杂着许多笔者对Verilog 的独特见解 ...

https://www.eeworm.com/dl/833404.html

下载: 9

查看: 4479

技术资料  基于MIPI+CSI-2协议的摄像头芯片数据发送端接口设计

随着手机摄像头和数码相机性能的提升，增加摄像头设备到平台处理器之间的传输带宽变越来越有必要，传统的DVP接口已经不能适应现在的科技发展。在这样的大形势下MIPI联盟应运而生，它制定了一个通用的标准来规范高性能移动终端的接口，而它的子协议MIPI CSI-2则完美的解决了摄像头设备与平台处理器之间高速通信的难题，提供 ...

https://www.eeworm.com/dl/834718.html

下载: 10

查看: 4446

第41讲 Tcl在Vivado中的应用（7）：非工程模式下的设计流程管理第40讲 Tcl在Vivado中的应用（6）：工程模式下的设计流程管理第39讲 Tcl在Vivado中的应用（5）：使用Xilinx Tcl Store第38讲 Tcl在Vivado中的应用（4）：嵌入自定义Tcl命令第37讲 Tcl在Vivado中的应用（3）：使用Hook Script第36讲 Tcl在Vivado中的应用（2）： ...

https://www.eeworm.com/dl/835424.html