搜索结果

找到约 448 项符合 Modelsim 的查询结果

VHDL/FPGA/Verilog UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍U

UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并 ...
https://www.eeworm.com/dl/663/465701.html
下载: 28
查看: 1049

VHDL/FPGA/Verilog 串口的Verilog源程序

串口的Verilog源程序,可以用modelsim下进行仿真调试
https://www.eeworm.com/dl/663/470545.html
下载: 37
查看: 1039

VHDL/FPGA/Verilog 8051内核的设计

8051内核的设计,用Verilog硬件描述语言实现,在modelsim环境下进行仿真。
https://www.eeworm.com/dl/663/470562.html
下载: 147
查看: 1025

VHDL/FPGA/Verilog Intel微处理器8088的VHDL实现

Intel微处理器8088的VHDL实现,可以用ModelSim进行仿真测试。
https://www.eeworm.com/dl/663/480619.html
下载: 82
查看: 1124

设计相关 modelsim

modolsim 6.5 的破解文件和在readme中有破解步骤
https://www.eeworm.com/dl/506673.html
下载: 3
查看: 30

VHDL/Verilog/EDA源码 modelsim

modelsim6.5软件的安装与破解教程
https://www.eeworm.com/dl/507275.html
查看: 43

VHDL/Verilog/EDA源码 RISC—cpu

通过modelsim软件编写源代码并且仿真实现 精简的CPU设计
https://www.eeworm.com/dl/508721.html
下载: 1
查看: 101

学术论文 FIR数字滤波器的FPGA实现研究

采用Verilog HDL语言分剐实现了FIR数字滤波器的改进的串行结构、 并行结构以及DA结构,并在ModelSim仿真验证平台中仿真了实现设计。
https://www.eeworm.com/dl/508903.html
下载: 1
查看: 32

XILINX FPGA开发软件 phase_test

锁相环中的鉴频和鉴相作用的功能实现,通过modelsim仿真调试通过。
https://www.eeworm.com/dl/509453.html
下载: 1
查看: 32

源码 RISC_CPU设计verilog源代码

8位RISC_CPU,亲测可在modelsim成功仿真
https://www.eeworm.com/dl/512759.html
下载: 3
查看: 98