搜索结果
找到约 715 项符合
Max-Plus 的查询结果
VHDL/FPGA/Verilog MAX+PLUSⅡ的学习应用教程,适用于基本的VHDL开发
MAX+PLUSⅡ的学习应用教程,适用于基本的VHDL开发
VHDL/FPGA/Verilog 3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3
3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3，原理图源文件保存在MyProject目录中，为138decoder.gdf，另有我写的实验报告，呵呵，适合仿真入门
系统设计方案 计算机组成原理实验（MAX PLUS） 1.ALU设计 2.MEM设计 3.32位2选1选择器
计算机组成原理实验（MAX PLUS）
1.ALU设计
2.MEM设计
3.32位2选1选择器
VHDL/FPGA/Verilog 用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高,
用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电
路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。
VHDL/FPGA/Verilog Max+Plus II 的ppt文档
Max+Plus II 的ppt文档，看后可以很轻易上手Max+Plus II
VHDL/FPGA/Verilog 在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形
在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个
组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形仿真 下载芯片测试 完成了抄表器的功能
电子书籍 摘要: 本文介绍了基于FPGA 的出租车计价器系统的功能、设计思想和实现, 该设计采用模块化自上而下的层次化设计,顶 层设计有5 个模块,各模块中子模块采用VHDL 或图形法设计。在Max+plus
摘要: 本文介绍了基于FPGA 的出租车计价器系统的功能、设计思想和实现, 该设计采用模块化自上而下的层次化设计,顶
层设计有5 个模块,各模块中子模块采用VHDL 或图形法设计。在Max+plusⅡ下实现编译、仿真等,最后成功下载到FPGA 芯
片中。完成了可预置自动计费、自动计程、计时、空车显示等多功能计价器。由于FPGA 具有高密 ...
单片机开发 MAX+plus II FPGA CPLD开发软件完美无限制破解版
MAX+plus II FPGA CPLD开发软件完美无限制破解版
VHDL/FPGA/Verilog 本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设计的正确性已通过硬件实验得到验证。 ...
其他书籍 CPLD数字电路设计--使用MAX+plusⅡ入门篇,学习MAX+plusII必备书籍。
CPLD数字电路设计--使用MAX+plusⅡ入门篇,学习MAX+plusII必备书籍。