搜索结果
找到约 908 项符合
Max-Int 的查询结果
加密解密 Anti-SoftICE... ..Anti-SoftICE示例 ├──BackDoor...........SoftICE后门指令 ├──Service............判断NTICE
Anti-SoftICE... ..Anti-SoftICE示例
├──BackDoor...........SoftICE后门指令
├──Service............判断NTICE服务是否运行
├──UEF................利用UnhandledExceptionFilter检测
└──INT41..............INT 41子类型
其他 Instead of finding the longest common subsequence, let us try to determine the length of the LCS.
Instead of finding the longest common
subsequence, let us try to determine the
length of the LCS.
&#1048708 Then tracking back to find the LCS.
&#1048708 Consider a1a2…am and b1b2…bn.
&#1048708 Case 1: am=bn. The LCS must contain am,
we have to find the LCS of a1a2…am-1 and
b1b2…bn-1.
&#1048708 ...
其他书籍 DEELX 正则表达式引擎（v1.2） DEELX 是一个在 C++ 环境下的与 Perl 兼容的正则表达式引擎。是 RegExLab 开展的一个研究开发项目。 基本特点： 支持与 Perl
DEELX 正则表达式引擎（v1.2）
DEELX 是一个在 C++ 环境下的与 Perl 兼容的正则表达式引擎。是 RegExLab 开展的一个研究开发项目。
基本特点：
支持与 Perl 兼容的正则表达式语法。
支持 IGNORECASE, SINGLELINE, MULTILINE 等常见匹配模式。
兼容性强，能在 vc6, vc7, vc8, gcc, Turbo C++ 等大多数 C++ 环境编译。
支 ...
VHDL/FPGA/Verilog 4位电子智能密码锁
4位电子智能密码锁，基于VHDL语言设计，MAX+PLUSⅡ环境下实现
VHDL/FPGA/Verilog Verilog HDL的程式
Verilog HDL的程式，上網找到SPI程式，
vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！ ...
VHDL/FPGA/Verilog Verilog是广泛应用的硬件描述语言
Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。
本文的研究内容包 ...
VHDL/FPGA/Verilog 8位全加器的VHDL描述
8位全加器的VHDL描述，可用MAX+plusⅡ运行测试
Java编程 此压缩文件解压后为eclipse的一个工程需要导入使用
此压缩文件解压后为eclipse的一个工程需要导入使用，同时用户需要在SQL server里面建立一个名为mydb的数据库，在此数据库中建立一个名为mytable的表，列名为bookid（int 型），bookname（String 型），bookprice（float 型）。
matlab例程 一道程序编译顺序的考题
一道程序编译顺序的考题，涉及到函数调用的先后顺序及运算符号的优先级等问题。下面我展开给你讲。
C的程序编译总是从main函数开始的，这道题的重点在“fun（（int）fun（a+c,b）,a-c）） ”语句。
系统首先要确定最外层 fun()函数的实参，第一个参数的确定需要递归调用fun()函数（不妨称其为内层函数）。内层函数的两个 ...