搜索结果

请注意软件勿用于商业用途，否则后果自负！请不要做拿手党，好用大家享！顶起吧！解压不成功时请把你们解压软件升级到最新版本！ 附件也有本人学习PADS9.3、CadenceAllegro16.5、orcad软件以及教程一块上传，下载时最好不要用第三方软件，直接保存就可以了。 PADS9.3安装说明（兼容win7、xp）： 1.参考“PADS9.3图文安 ...

　　手把手教你学CPLD/FPGA与单片机联合设计（前3章） 　　作者：周兴华；出版社： 北京航空航天大学出版社 　　内容简介：本书以实践（实验）为主线，以生动短小的实例为灵魂，穿插介绍了Verilog HDL语言的语法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）设计开发编程。理论与实践紧密结合，由浅入深、循序渐 ...

Altera可重配置PLL使用手册0414-3。

Cadence SPB16.3 速成教材--龙治铭，系统介绍了整个设计流程，从原理图到PCB。

此为ORCAD10.3精简版本。

This application note provides a detailed description of the Spartan™-3 configurationarchitecture. It explains the composition of the bitstream file and how this bitstream isinterpreted by the configuration logic to program the part. Additionally, a methodology ispresented that will guide th ...

  The introduction of Spartan-3™ devices has createdmultiple changes in the evolution of embedded controldesigns and pushed processing capabilities to the “almostfreestage.” With these new FPGAs falling under $20, involume, with over 1 million system gates, and under $5for ...

XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and ...

摘要:本应用指南提供了一种方法可从3.3V接口对Spartan™-3和Spartan-3L FPGA进行配置。它针对每种配置模式都提供了一组经验证的连接框图。这些框图是完整且可直接使用的解决方案。

Allegro 16.3出GERBER步骤,比较详细！！