搜索结果
找到约 1,557 项符合
K-MAX 的查询结果
加密解密 凯撒密码的过程,再用配对字母取代讯息里的原始字母位移加密法(shift cipher)：模数计算。Ek(x)=(x+k)mod 26
凯撒密码的过程,再用配对字母取代讯息里的原始字母位移加密法(shift cipher)：模数计算。Ek(x)=(x+k)mod 26，Dk(y)=(y –k)mod 26
如：k=5 “hello world”加密为：mjqqt….
多国语言处理 聚类分析程序 k-means 编译环境 gcc/stl
聚类分析程序 k-means 编译环境 gcc/stl
matlab例程 ％ EM algorithm for k multidimensional Gaussian mixture estimation ％ ％ Inputs: ％ X(n,d) - input da
％ EM algorithm for k multidimensional Gaussian mixture estimation
％
％ Inputs:
％ X(n,d) - input data, n=number of observations, d=dimension of variable
％ k - maximum number of Gaussian components allowed
％ ltol - percentage of the log likelihood difference between 2 iterations ([] for none)
％ ...
软件设计/软件工程 请编写一个函数jsValue(int m,int k,int xx[])
请编写一个函数jsValue(int m,int k,int xx[])，该函数的功能是：将大于整数m且紧靠m的k个素数存入数组xx传回。
最后调用函数writeDat()读取10组数据，分别得出结果且把结果输出到文件out.dat中。
部分源程序存在文件prog1.c中。
例如：若输入17 5 则应输出：19，23，29，31，37。 ...
其他 MAX+Plus2高级使用介绍和案例VHDL程序
MAX+Plus2高级使用介绍和案例VHDL程序
VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密
简述了V HDL 语言的功能及其特点,并以
8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设
计数字逻辑电路的过程和方法。并设计了密码锁
数学计算 K均值法聚类分析 通过K均值法实现数据的聚类分析
K均值法聚类分析
通过K均值法实现数据的聚类分析
嵌入式/单片机编程 个人设计的基于VHDL的数字电子日历 在MAX+PLUSH软件平台上编译、仿真
个人设计的基于VHDL的数字电子日历
在MAX+PLUSH软件平台上编译、仿真，最后将目标文件下载到CPLD中，经在实验装置上连线验证成功
通讯/手机编程 ％ decode with soft-input viterbi algorithm 硬判决 ％ //k=4,r=1/2 ％输入数据为软信息
％ decode with soft-input viterbi algorithm 硬判决
％ //k=4,r=1/2
％输入数据为软信息，并且数据为均值为1的BPSK调制，如果均值为MEAN,那么62,63,103,104行应做相应修改