搜索：JK触发器 - 虫虫下载站

VHDL/FPGA/Verilog verilog格式的除法器

verilog格式的除法器，试过了，很好用，再也不要为触发器发愁了

https://www.eeworm.com/dl/663/426748.html

下载: 64

查看: 1054

系统设计方案  单片机控制交通灯设计十字路口车辆穿梭

单片机控制交通灯设计十字路口车辆穿梭，行人熙攘，车行车道，人行人道，有条不紊。那么靠什么来实现这井然秩序呢？靠的是交通信号灯的自动指挥系统。交通信号灯控制方式很多。本设计主要分为五大模块输入控制电路、时钟控制电路、片内外程序切换控制、显示电路。以MSC-51系列单片机IntelAT89C51为中心器件来设计交通灯控 ...

https://www.eeworm.com/dl/678/427870.html

下载: 91

查看: 1045

其他  with this rar file i am sending five source codes in vhdl for xor gate,xor gate using tristae gate,e

with this rar file i am sending five source codes in vhdl for xor gate,xor gate using tristae gate,electronic voting machine,mod 16 counter,jk flip flop.please accept these codes and make me member of this site.so that i can download code from this site also.i really needed codes please accept that ...

https://www.eeworm.com/dl/534/432782.html

下载: 60

查看: 1035

VHDL/FPGA/Verilog full ader circuit sdlj mlad f jsadfl kl sdf fjklasd as jsdjfkljkla sdfi jsakldjfk kjawkl jklasdjf

full ader circuit sdlj mlad f jsadfl kl sdf fjklasd as jsdjfkljkla sdfi jsakldjfk kjawkl jklasdjf jsakldfj lk klasdfklwkmndio sad kkdfu jksdf s jk sdf

https://www.eeworm.com/dl/663/442358.html

下载: 183

查看: 1135

数据库系统  了解设计数据库的基本步骤熟练使用T-SQL实现建库、建表、加约束掌握T-SQL编程

了解设计数据库的基本步骤熟练使用T-SQL实现建库、建表、加约束掌握T-SQL编程，实现功能强大的查询掌握创建索引、视图，快速访问数据库掌握创建存储过程，实现复杂的业务规则理解触发器的原理，实现高级的约束,以上摘自幻灯片,这个教程就是关于这一类的 ...

https://www.eeworm.com/dl/523/454668.html

下载: 69

查看: 1079

VHDL/FPGA/Verilog CD4000 双3输入端或非门+单非门 TI 　　CD4001 四2输入端或非门 HIT/NSC/TI/GOL 　　双4输入端或非门 NSC 　　CD4006 18位串入/串出移位寄存器 NS

CD4000 双3输入端或非门+单非门 TI 　　CD4001 四2输入端或非门 HIT/NSC/TI/GOL 　　双4输入端或非门 NSC 　　CD4006 18位串入/串出移位寄存器 NSC 　　CD4007 双互补对加反相器 NSC 　　CD4008 4位超前进位全加器 NSC 　　CD4009 六反相缓冲/变换器 NSC 　　CD4010 六同相缓冲/变换器 NSC 　　CD4011 四2输入端与非门 HIT ...

https://www.eeworm.com/dl/663/467415.html

下载: 152

查看: 1093

其他  一个秒表的硬件设计

一个秒表的硬件设计，学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

https://www.eeworm.com/dl/534/467626.html

下载: 144

查看: 1029

其他书籍  EDA课程设计,简单的EDA编程,包括计数器

EDA课程设计,简单的EDA编程,包括计数器，加法器和触发器的应用

https://www.eeworm.com/dl/542/474954.html

下载: 65

查看: 1023

中间件编程  （1）S2S1=00时

（1）S2S1=00时，实现模3计数，触发器的状态一次0→1→2→0；（2）S2S1=01时，实现模5计数，触发器的状态一次0→1→2→3→4→0； (3) S2S1=10时，实现模7计数，触发器的状态一次0→1→2→3→4→5→6→0； (4) S2S1=11时，实现模7计数，触发器的状态一次0→1→2→3→4→5→6→7→0 ...

https://www.eeworm.com/dl/682/485707.html

下载: 152

查看: 1054

可编程逻辑  高级FPGA教学实验指导书-逻辑设计

第一章、ALTERA QUATUSII 5.0 使用介绍...................................... 3 1. 概述.................................................................. 3 2. QUATUSII 设计过程..................................................... 5 2.1. 建立工程.......................................................... ...

https://www.eeworm.com/dl/507957.html

下载: 1

查看: 91

搜索结果

按分类筛选