搜索结果
找到约 3,829 项符合
IP核 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (96)
- 学术论文 (89)
- 其他 (19)
- 教程资料 (18)
- 可编程逻辑 (16)
- 技术资料 (15)
- VIP专区 (13)
- 嵌入式/单片机编程 (12)
- 软件设计/软件工程 (11)
- 单片机编程 (9)
- 其他嵌入式/单片机内容 (7)
- 单片机开发 (5)
- 其他书籍 (5)
- 微处理器开发 (5)
- VHDL/Verilog/EDA源码 (4)
- 系统设计方案 (4)
- 嵌入式综合 (3)
- 加密解密 (3)
- 电子书籍 (3)
- 嵌入式Linux (3)
- USB编程 (2)
- 文件格式 (2)
- 驱动编程 (2)
- 源码 (2)
- 教程 (2)
- XILINX FPGA开发软件 (1)
- 书籍源码 (1)
- 教程资料 (1)
- 技术书籍 (1)
- 模拟电子 (1)
- Proe教程 (1)
- 通信网络 (1)
- 无线通信 (1)
- 开发工具 (1)
- 工控技术 (1)
- 测试测量 (1)
- 仿真技术 (1)
- VxWorks (1)
- 文章/文档 (1)
- uCOS (1)
- 中间件编程 (1)
- 压缩解压 (1)
- *行业应用 (1)
- 数学计算 (1)
- CA认证 (1)
- VC书籍 (1)
- 通讯/手机编程 (1)
- 通讯编程文档 (1)
- Linux/Unix编程 (1)
- 行业应用文档 (1)
- 技术教程 (1)
- 接口技术 (1)
- 手册 (1)
- 精品软件 (1)
嵌入式综合 PCI桥接IP Core的VeriIog HDL实现
PCI总线是目前最为流行的一种局部性总线 通过对PCI总线一些典型功能的分析以及时序的阐述,利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP Core 同时,通过在ModeISim SE PLUS 6.0
上运行测试程序模块,得到了理想的仿真数据波形,从软件上证明了功能的实现。
...
嵌入式综合 基于AXI总线的MicroBlaze双核SoPC系统设计
目的是利用嵌入在Xilinx FPGA中的MicroBlaze核实现基于AXI总线的双核嵌入式系统设计以及共享实现LED灯的时控.
嵌入式综合 基于EFI和双核处理器的加密文件系统研究
通过对EFI技术研究,结合目前使用的双核处理器设计了一种安全性更高的加密文件系统。该系统将加解密操作转移到同操作系统隔离的EFI系统中,由设计的EFI Agent完成,满足系统安全性需要。
嵌入式综合 UJA1079TW-LIN核的系统基础芯片简介
1.1 概述恩智浦半导体推出其第二代车载网络LIN核的系统基础芯片(SBC)UJA1079TW产品,实现了性能、功耗以及电子控制单元(ECU)成本的优化,惠及车身控制模块、车内温度控制、座椅控制、电动助力转向(EPS)、自适应照明、雨量/光强传感器、泊车辅助及传输模块等广泛的车载应用。UJA1079TW支持车载网络互联应用,这些应用 ...
嵌入式综合 UJA1076TW CAN核的系统基础芯片简介
恩智浦半导体推出其第二代车载网络CAN核的系统基础芯片(SBC)UJA1076TW产品,实现了性能、功耗以及电子控制单元(ECU)成本的优化,惠及车身控制模块、车内温度控制、座椅控制、电动助力转向(EPS)、自适应照明、雨量/光强传感器、泊车辅助及传输模块等广泛的车载应用。UJA1076TW支持车载网络互联应用,这些应用通过使用 ...
技术书籍 基于核的MMKP问题算法研究
多维多选择背包问题(MMKP)是0-1背包问题的延伸,背包核已经被用来设计解决背包问题的高效算法。目的是研究如何获得一种背包核,并以此高效处理多维多选择背包问题。首先给出了一种方法确定MMKP的核,然后阐述了利用核精确解决MMKP问题的B&B算法,列出了具体的算法步骤。在分析了算法的存储复杂度后,将算法在各种实例 ...
可编程逻辑 7.4 基于IP CORE的BLOCK RAM设计修改稿
7.4 基于IP CORE的BLOCK RAM设计修改稿。
可编程逻辑 基于FPGA的钢丝绳漏磁无损检测系统设计
提出一种以现场可编程门阵列(FPGA)为硬件核心的钢丝绳漏磁无损检测系统设计方案,设计了外围电路并对嵌入式IP软核进行了配置,利用C语言和VHDL硬件描述语言编写了检测系统软件程序。实验表明该系统具有功耗低、运算能力强、精度高、便于携带等优点。 ...
可编程逻辑 自学ZedBoard:使用IP通过ARM PS访问FPGA(源代码)
这一节的目的是使用XPS为ARM PS 处理系统 添加额外的IP。从IP Catalog 标签添加GPIO,并与ZedBoard板子上的8个LED灯相连。当系统建立完后,产生bitstream,并对外设进行测试。本资料为源代码,原文设计过程详见:【 玩转赛灵思Zedboard开发板(4):如何使用自带外设IP让ARM PS访问FPGA?】
硬件平台:Digilent ...
可编程逻辑 ISE_IP核创建教程及DDR3_ip核使用注意事项
ISE_IP核创建教程及DDR3_ip核使用注意事项