搜索结果
找到约 22,386 项符合
H.264编码器 的查询结果
按分类筛选
通讯/手机编程 stanford开发的LDPCA（LDPC码的改进）的编码器和解码器
stanford开发的LDPCA（LDPC码的改进）的编码器和解码器，以及几个码字。
VHDL/FPGA/Verilog 用于数据块容错编码校验的芯片的RS编码器设计
用于数据块容错编码校验的芯片的RS编码器设计
VHDL/FPGA/Verilog 用于数据块容错编码校验的芯片的RS编码器设计的测试代码
用于数据块容错编码校验的芯片的RS编码器设计的测试代码
VHDL/FPGA/Verilog 用verilog HDL实现了83编码器.
用verilog HDL实现了83编码器.
VHDL/FPGA/Verilog 用VERILOG语言实现了8BIT编码器.
用VERILOG语言实现了8BIT编码器.
DSP编程 用STC89LE52RC来模拟IIC总线对视频解码芯片SAA7114,多媒体数字信号编码器CS4272等进行初始化
用STC89LE52RC来模拟IIC总线对视频解码芯片SAA7114,多媒体数字信号编码器CS4272等进行初始化，为DSP的图像处理做基础
压缩解压 用VC++6.0开发的用于对摄像头采集到的视频用xvid编码器(MPEG-4的一种)进行压缩存储。
用VC++6.0开发的用于对摄像头采集到的视频用xvid编码器(MPEG-4的一种)进行压缩存储。
matlab例程 卷积编码程序可以用于不同类型的编码器实现可行的编码
卷积编码程序可以用于不同类型的编码器实现可行的编码
单片机开发 针对5401编码器进行解码的c语言
针对5401编码器进行解码的c语言，可以方便移植各种单片机
单片机开发 SoftTimer.h 利用定时器T2模拟多个软件定时器 特点： 只占用一个硬件定时器T2
SoftTimer.h
利用定时器T2模拟多个软件定时器
特点：
只占用一个硬件定时器T2，就可以扩展出多达数十个以上的软件定时器
软件定时器基本定时单位是10ms，定时范围很宽：0.01～163.84s
软件定时器数量可以按需要设定，每增加一个，只多消耗2个字节的RAM空间
利用定时器T2的自动重装特性，能够实现所有软件定时器的精确 ...