搜索结果
找到约 16 项符合
Gbit 的查询结果
教程资料 基于Altera 28nm FPGA的100-Gbit OTN复用转发器解决方案
100-Gb光传送网（OTN）复用转发器
a. 提供连续数据范围在600 Mbps到14.1 Gbps之间的串行收发器，通过使用方便的部分重新配置功能支持多标准客户侧接口；
b. 44个独立发送时钟域，提高了时钟灵活性；
c. 收发器集成电信号散射补偿（EDC）功能，可直接驱动光模块（SFP+、SFP、QSFP、CFP）；
d. ...
可编程逻辑 基于Altera 28nm FPGA的100-Gbit OTN复用转发器解决方案
100-Gb光传送网（OTN）复用转发器
a. 提供连续数据范围在600 Mbps到14.1 Gbps之间的串行收发器，通过使用方便的部分重新配置功能支持多标准客户侧接口；
b. 44个独立发送时钟域，提高了时钟灵活性；
c. 收发器集成电信号散射补偿（EDC）功能，可直接驱动光模块（SFP+、SFP、QSFP、CFP）；
d. ...
微处理器开发 Hynix 2Gb 详细的数据手册 HY27UF(08/16)2G2A Series 2Gbit (256Mx8bit/128Mx16bit) NAND Flash
Hynix 2Gb 详细的数据手册
HY27UF(08/16)2G2A Series
2Gbit (256Mx8bit/128Mx16bit) NAND Flash
技术资料 MIPI DSI to eDP converter
Texas instruments MIPI DSI to eDP converter. Input supports 2 channel, 4 lanes each, up to 1.5GBit/s. Total input bandwidth is 12Gbit/s. Output eDP 1.4 1,2 or 4 lanes up to 5.4Gbit/s. output up to 4096x2304 60fps.
技术资料 面向网络处理器的软件组件框架研究
网络处理器通常由多个异构的处理和内存单元通过片上网络连接构成，其目标应用需要在Gbit/s到几十Gbit/s 的网络环境中以线速处理数据包。基于网络处理器的应用有实时、资源受限和异构的特点。组件技术对
技术资料 PCIe的原理及体系架构_学习笔记
......TLP包在物理层被转换成串行比特流以2.5Gbit/s(1.0版本)的速率传输,由于不发送时钟采用8b/10b编码,产生了20%的额外开销.所以,对于x1通道的PCIe设备来说,TLP包在单方向上的速率为2.5×0.8×1024=2048Mbit=256MB(每秒).数据有效载荷最多约占TLP的99.3%。另外,双向传输时,反馈的DLLP会影响传输速率,但不会占很大一部分带 ...
技术资料 RS级联译码器并行帧同步算法及实现
针对卷积-RS 码级联译码器中的帧同步问题，提出了一种高速并行结构。该结构采用符号域同步算法替代传统的比特
域同步算法，克服了传统级联译码器中帧同步器的速率瓶颈。该算法使用多路并行相关，再由状态机根据各路相关结果进行同步
判断。设计中同时考虑了帧头容错和抗滑码功能。在Stratix II FPGA 上，该帧同步器结构的实 ...
技术资料 自适应光正交频分复用系统仿真及发射端FPGA设计.rar
自适应光正交频分复用(AMOOFDM)技术是一种新型的光传输技术。与现有的技术相比较，该技术的传输速率、传输距离、频谱利用率都大大提高，能够对已经铺设的光纤进行速率升级；拥有良好的灵活性，对于光纤的色散，不同的发射情况以及光纤种类的变化显示出了较少的敏感性。本文对AMOOFDM技术进行研究，主要包括理论模型、仿真平 ...
学术论文 10100M以太网MAC的FPGA设计
以太网是局域网中应用最广泛的联网技术,其速率已经从最初的10Mbit/s发展到现在的10Gbit/s,而且其应用领域也已经从最初的局域网延伸到城域网、广域网.介质访问控制(MAC)子层是以太网的核心,以太网的操作是基于MAC协议的.该文的主要内容是以太网MAC的FPGA设计,设计的MAC符合IEEE802.3规范,可以通过MII或RMII连到物理层,并且提 ...
技术资料 10100M以太网MAC的FPGA设计
以太网是局域网中应用最广泛的联网技术,其速率已经从最初的10Mbit/s发展到现在的10Gbit/s,而且其应用领域也已经从最初的局域网延伸到城域网、广域网.介质访问控制(MAC)子层是以太网的核心,以太网的操作是基于MAC协议的.该文的主要内容是以太网MAC的FPGA设计,设计的MAC符合IEEE802.3规范,可以通过MII或RMII连到物理层,并且提 ...