搜索结果
找到约 28,520 项符合
GPS-B码 的查询结果
单片机开发 C51入门模块和3个综合项目的原理图和源码
C51入门模块和3个综合项目的原理图和源码，三个项目是CAN网络，GPS终端，带时钟的数字温度计。
uCOS usos的车用gps信息采集系统
usos的车用gps信息采集系统，设计与源码
供学习下载
汇编语言 单字节十六进制整数转换成单字节ＢＣＤ码整数 入口条件：待转换的单字节十六进制整数在累加器A中。 出口信息：转换后的ＢＣＤ码整数（十位和个位）仍在累加器A中
单字节十六进制整数转换成单字节ＢＣＤ码整数
入口条件：待转换的单字节十六进制整数在累加器A中。
出口信息：转换后的ＢＣＤ码整数（十位和个位）仍在累加器A中，百位在R3中。
影响资源：PSW、A、B、R3 堆栈需求： ２字节 ...
GPS编程 扩频通信电路中产生扩频码速率的电路
扩频通信电路中产生扩频码速率的电路，在GPS设计中广泛应用
VHDL/FPGA/Verilog 5位的操作数X和Y输入后暂存在寄存器A和B中
5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作：
00控制X+Y
01控制X-Y
10控制X and Y
11控制 X xor Y
运算结果暂存在寄存器D中，然后输出。
VHDL/FPGA/Verilog 5位的操作数X和Y输入后暂存在寄存器A和B中
5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作：
00控制X+Y
01控制X-Y
10控制X and Y
11控制 X xor Y
运算结果暂存在寄存器D中，然后输出。
VHDL/FPGA/Verilog --文件名：mine4.vhd。 --功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的）
--文件名：mine4.vhd。
--功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波
--A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成
--各种波形的线形叠加输出。
--说明： SSS（前三位）和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、
--幅度(基准幅度A)的 ...
通讯/手机编程 第1章 用于可靠数字传输和存储的编码 第2章 代数引论 第3章 线性分组码 第4章 重要的线性分组吗 第5章 循环码 第6章 二进制BCH码 第7章 非二进制BCH码、RS码及其译码算法
第1章 用于可靠数字传输和存储的编码
第2章 代数引论
第3章 线性分组码
第4章 重要的线性分组吗
第5章 循环码
第6章 二进制BCH码
第7章 非二进制BCH码、RS码及其译码算法
第8章 大数逻辑可译码有限几何码
第9章 线性分组码的网络
第10章 基于可靠性的线性分组码软判决译码算法
第11章 卷积码
第12章 卷积码的最 ...