搜索结果
找到约 543 项符合
Fifo 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (140)
- 操作系统开发 (76)
- 学术论文 (44)
- 单片机开发 (30)
- 技术资料 (20)
- 其他 (16)
- Linux/Unix编程 (15)
- 其他嵌入式/单片机内容 (15)
- 单片机编程 (14)
- 嵌入式/单片机编程 (13)
- 系统设计方案 (12)
- 教程资料 (11)
- USB编程 (11)
- 微处理器开发 (7)
- 书籍源码 (7)
- VIP专区 (7)
- 可编程逻辑 (6)
- 嵌入式综合 (5)
- Java编程 (5)
- 软件设计/软件工程 (5)
- DSP编程 (5)
- 其他书籍 (5)
- 源码 (5)
- 通信网络 (4)
- 数据结构 (4)
- 并行计算 (4)
- 串口编程 (4)
- 汇编语言 (3)
- 文章/文档 (3)
- 文件格式 (3)
- 通讯/手机编程 (3)
- 压缩解压 (3)
- 通讯编程文档 (3)
- VHDL/Verilog/EDA源码 (2)
- 传感与控制 (2)
- 接口技术 (2)
- 数学计算 (2)
- 磁盘编程 (2)
- 嵌入式Linux (2)
- uCOS (2)
- 网络 (2)
- 电子书籍 (2)
- 驱动程序 (1)
- 单片机相关 (1)
- 模拟电子 (1)
- *行业应用 (1)
- 数值算法/人工智能 (1)
- 数据库系统 (1)
- 行业发展研究 (1)
- matlab例程 (1)
- 驱动编程 (1)
- 中间件编程 (1)
- 语音压缩 (1)
- VC书籍 (1)
- SCSI/ASPI (1)
- 教育系统应用 (1)
- 软件工程 (1)
- 其他文档 (1)
- 手册 (1)
嵌入式/单片机编程 SD卡和AIC23数字音频输出实验, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23 1、控制接口使用I2C
SD卡和AIC23数字音频输出实验, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23
1、控制接口使用I2C，Quartus中将CS置低（器件地址0011010）。 2、数字音频接口使用了组件FreeDev_aic23,有三种测试和应用
模式，中断结合DMA方式能在NIOS II中采集和发送数据。中断信号 产生于模块中FIFO缓冲区的半满信号，读取数据端口 ...
VHDL/FPGA/Verilog 使用Verilog语言编写
使用Verilog语言编写，把FPGA配置成一个fifo
单片机开发 毕业课题部分程序： CY7C68013 Bulk IN 68013工作在AUTO IN模式
毕业课题部分程序：
CY7C68013 Bulk IN 68013工作在AUTO IN模式，16位总线 SLAVE FIFO.MASTER是 ADI BF533。
VHDL/FPGA/Verilog 用于pcm1804调整I2S的数据
用于pcm1804调整I2S的数据，使I2S的音频同步并且在FIFO中不溢出。能够自动判断FIFO
--中的状态，通过调整从FIFO中输出的数据的个数来使FIFO既不上溢也不下溢。
-- 为了达到更高的精度要求，可以通过加大采样时钟clk的频率。
Linux/Unix编程 模式操作系统的页面置换算法
模式操作系统的页面置换算法，主要实现FIFO算法，LRU算法等
USB编程 这是基于CY7C68013芯片
这是基于CY7C68013芯片，工作于slave FIFO模式的数据传输的程序。包括USB固件程序的程序框架和传输功能实现程序。
其他 操作系统课社 1.理解内存页面调度的机理。 2.掌握几种理论页面置换算法的实现方法。 3.了解HASH表数据结构的使用。 4.通过课程设计比较各种调度算法的优劣。 5.熟悉页面置换算法
操作系统课社
1.理解内存页面调度的机理。
2.掌握几种理论页面置换算法的实现方法。
3.了解HASH表数据结构的使用。
4.通过课程设计比较各种调度算法的优劣。
5.熟悉页面置换算法及其实现，引入计算机系统性能评价方法的概念。页面置换算法是虚拟存储管理实现的关键，通过本次课程设计理解内存页面调度的机制，在模拟实现 ...
其他 The first task at hand is to set up the endpoints appropriately for this example. The following code
The first task at hand is to set up the endpoints appropriately for this example. The following code switches the CPU clock speed
to 48 MHz (since at power-on default it is 12 MHz), and sets up EP2 as a Bulk OUT endpoint, 4x buffered of size 512, and EP6
as a Bulk IN endpoint, also 4x buffered of si ...
VHDL/FPGA/Verilog VHDL源代码程序
VHDL源代码程序，使用VHDL语言编写，一个FIFO的代码实现工程
单片机开发 本设计采用Cypress公司支持USB2.0协议标准的EZ-USB FX2系列之CY7C68013芯片作为帧同步信号发送器的USB接口芯片
本设计采用Cypress公司支持USB2.0协议标准的EZ-USB FX2系列之CY7C68013芯片作为帧同步信号发送器的USB接口芯片，在uVision2开发环境下利用Keil C51完成了满足帧同步信号发送器基本要求的固件设计，具体采用了批量传输方式、大端点三缓冲设置、定时器中断方式的同步脉冲和数据的发送、软FIFO方式数据存放以及I2C总线下的LED ...