搜索结果
找到约 543 项符合
Fifo 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (140)
- 操作系统开发 (76)
- 学术论文 (44)
- 单片机开发 (30)
- 技术资料 (20)
- 其他 (16)
- Linux/Unix编程 (15)
- 其他嵌入式/单片机内容 (15)
- 单片机编程 (14)
- 嵌入式/单片机编程 (13)
- 系统设计方案 (12)
- 教程资料 (11)
- USB编程 (11)
- 微处理器开发 (7)
- 书籍源码 (7)
- VIP专区 (7)
- 可编程逻辑 (6)
- 嵌入式综合 (5)
- Java编程 (5)
- 软件设计/软件工程 (5)
- DSP编程 (5)
- 其他书籍 (5)
- 源码 (5)
- 通信网络 (4)
- 数据结构 (4)
- 并行计算 (4)
- 串口编程 (4)
- 汇编语言 (3)
- 文章/文档 (3)
- 文件格式 (3)
- 通讯/手机编程 (3)
- 压缩解压 (3)
- 通讯编程文档 (3)
- VHDL/Verilog/EDA源码 (2)
- 传感与控制 (2)
- 接口技术 (2)
- 数学计算 (2)
- 磁盘编程 (2)
- 嵌入式Linux (2)
- uCOS (2)
- 网络 (2)
- 电子书籍 (2)
- 驱动程序 (1)
- 单片机相关 (1)
- 模拟电子 (1)
- *行业应用 (1)
- 数值算法/人工智能 (1)
- 数据库系统 (1)
- 行业发展研究 (1)
- matlab例程 (1)
- 驱动编程 (1)
- 中间件编程 (1)
- 语音压缩 (1)
- VC书籍 (1)
- SCSI/ASPI (1)
- 教育系统应用 (1)
- 软件工程 (1)
- 其他文档 (1)
- 手册 (1)
串口编程 AVR mega16/mega32的UART FIFO发送.超时接收,广泛应用于工业控制.这是原创作品.
AVR mega16/mega32的UART FIFO发送.超时接收,广泛应用于工业控制.这是原创作品.
VHDL/FPGA/Verilog a 16 by 4 ram is used for many applications as a basic component such as fifo and stack etc
a 16 by 4 ram is used for many applications as a basic component such as fifo and stack etc
软件工程 一个基于VHDL同步FIFO的设计思路的文章
一个基于VHDL同步FIFO的设计思路的文章，以及一个编译完整的程序。
VHDL/FPGA/Verilog FIFO先进先出队列
FIFO先进先出队列，一种缓存、或一种管道、设备、接口（Verilog HDL程序,内附说明）
VHDL/FPGA/Verilog 应用于nios中的FIFO程序及连接图
应用于nios中的FIFO程序及连接图，开发环境为quartus
书籍源码 this is a source code design fifo assynchronus
this is a source code design fifo assynchronus
嵌入式/单片机编程 经典的FIFO实现源码
经典的FIFO实现源码，里面有三种类型，是xilinx工程师写的，经典
操作系统开发 异步fifo在IC设计中
异步fifo在IC设计中，非常重要；是异步时钟域同步方法
VHDL/FPGA/Verilog 异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构， ...
VHDL/FPGA/Verilog fifo(1-6:1):using ip-code and rd wd interface
fifo(1-6:1):using ip-code and rd wd interface