搜索结果
找到约 13,361 项符合
FIR数字滤波器 的查询结果
按分类筛选
- 全部分类
- 学术论文 (34)
- DSP编程 (19)
- matlab例程 (19)
- VHDL/FPGA/Verilog (14)
- 其他 (13)
- 技术资料 (13)
- 通讯/手机编程 (10)
- 教程资料 (8)
- 数值算法/人工智能 (6)
- 模拟电子 (5)
- 可编程逻辑 (4)
- 系统设计方案 (4)
- 其他书籍 (3)
- VIP专区 (3)
- 技术教程 (2)
- 单片机编程 (2)
- 电子书籍 (2)
- 嵌入式/单片机编程 (2)
- 软件设计/软件工程 (2)
- 单片机开发 (2)
- 中间件编程 (2)
- 书籍源码 (2)
- 源码 (2)
- 实用工具 (1)
- 数学计算 (1)
- 人工智能/神经网络 (1)
- STL (1)
- 软件工程 (1)
- 邮电通讯系统 (1)
- 教育系统应用 (1)
- 通讯编程文档 (1)
- 数据结构 (1)
- 汇编语言 (1)
- 文章/文档 (1)
- 认证考试资料 (1)
- 技术管理 (1)
- 论文 (1)
系统设计方案 实现FIR滤波器的设计
实现FIR滤波器的设计,举了两个例子带通和低通滤波器,并进行了结果分析
通讯/手机编程 基于PAL 的图像3D 运动自适应数字梳状滤波器算法研究。分析了几种数字梳状滤波器在进行视频信号的亮、色分离时的优、缺点。针对现有的1D、2D 数字梳状滤波器
基于PAL 的图像3D 运动自适应数字梳状滤波器算法研究。分析了几种数字梳状滤波器在进行视频信号的亮、色分离时的优、缺点。针对现有的1D、2D 数字梳状滤波器
VHDL/FPGA/Verilog 17阶FIR滤波器VHDL代码及说明文档 下载立即可以仿真
17阶FIR滤波器VHDL代码及说明文档
下载立即可以仿真
matlab例程 用matlab来实现fir滤波器
用matlab来实现fir滤波器,包括矩形窗、汉宁窗、汉明窗、等波纹法!
VHDL/FPGA/Verilog 本次设计的数字基带成形滤波器参照IS-95标准进行设计
本次设计的数字基带成形滤波器参照IS-95标准进行设计,对输入信号进行4倍过采。IS-95标准为:其中通带频率为590Khz,通带的链波大小1.5dB,截止带的频率为740Khz,截止带的衰减量为40dB,传输的数据率为1.2288Mhz,传输的频宽为1.25Mhz。 ...
数值算法/人工智能 设计一FIR低通滤波器 0=<|w|<=0.25Pi,输入n代表FIR滤波器的长度,输出H(ejw)幅度值,N代表输出数,Hbs[N]存放H(ejw)的幅度值,h[n]存放H[z]的系数
设计一FIR低通滤波器
0=<|w|<=0.25Pi,输入n代表FIR滤波器的长度,输出H(ejw)幅度值,N代表输出数,Hbs[N]存放H(ejw)的幅度值,h[n]存放H[z]的系数,算法采用Hamming窗函数
DSP编程 TI公司生产的C54系列DSP有限冲击响应滤波器(FIR)算法实验程序
TI公司生产的C54系列DSP有限冲击响应滤波器(FIR)算法实验程序
其他书籍 直接序列扩频数字匹配滤波器
直接序列扩频数字匹配滤波器
其他书籍 数字匹配滤波器伪码捕获仿真系统的实现与分析
数字匹配滤波器伪码捕获仿真系统的实现与分析