搜索结果

This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX  and area optimizat ...

  Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程，设计人员可轻松升级、修改和测试设 ...

　　随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其 ...

EasyFPGA060是广州致远电子有限公司为FPGA初学者“量身定做”的一款真正用得起、高性能的FPGA开发套件，它在EasyFPGA030开发平台的基础上进行了改进，除了保留原产品的精巧，适用的风格外，对其资源进行了扩充，由原来的A3P030修改为A3P060，不仅资源翻了一番，还将拥有18Kbit RAM，1个PLL，AES加密等功能；由原来并口的下 ...

针对物体在不同色温光源照射下呈现偏色的现象，用FPGA实现对Bayer CCD数字相机的自动白平衡处理。根据CFA(Color Filter Array)的分布特点，利用双端口RAM(DPRAM)，实现了颜色插值与色彩空间转换。在FPGA上设计了自动白平衡的三大电路模块：色温估计、增益计算和色温校正，并连接形成一个负反馈回路，然后结合EDA设计的特点 ...

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模 ...

烽火交换机 S2200交换机配置 及WLAN开通

Byte2~Byte5 字节： 表示了仪表的测量值；高四位未使用，只使用了各字节的低四位。用BCD 码表示的数值，从高位到低 BYTE4 BYTE17 1 - 0 BATT MAX FULL A/C F/S START1 START2 UNIT_UP UNIT_DOWN 2 - 位依次为Byte5,Byte4,Byte3,Byte2。

特点 精确度0.25%滿刻度 ±1位數 输入配线系统可任意选择 CT比可任意设定 具有异常电流值与异常次数记录保留功能 电流过高或过低检测可任意设定 报警继电器复归方式可任意設定 尺寸小,穩定性高 2.主要規格 辅助电源: AC110V&220V ±20%(50 or 60Hz) AC220V&440V ±20%(50 or 60Hz)(optional) 精确度: 0.2 ...