搜索结果

找到约 600 项符合 EV-DO 的查询结果

IAR EW430-EV-WEB-5403.EXE

EW430-EV-web-5403.exe
https://www.eeworm.com/soft/480.html
下载: 95
查看: 20

IAR EWARM-EV-WEB-511

EWARM-EV-WEB-511
https://www.eeworm.com/soft/484.html
下载: 19
查看: 94

学术论文 两轮电动车辆电驱动控制系统研究.rar

论文针对两轮电动车辆(EV)用稀土永磁(REPM)无刷同步电动机(SM),分别进行了正弦波和方波两种工作方式下的控制技术研究。论文在全面分析正弦波和方波无刷电机工作原理、调速控制方法及其性能特点的基础上,分别对36VDC电动自行车和96VDC电动摩托车用稀土永磁无刷同步电动机进行了正弦波、方波驱动系统的构建和控制电路设计。 ...
https://www.eeworm.com/dl/514/8072.html
下载: 162
查看: 1113

学术论文 双电机独立驱动电动车稳定性控制研究与试验车设计

论文根据系统具体控制对象将多电机独立驱动电动车的操稳性控制划分为间接稳定性控制与直接稳定性控制两大类,前者以优化车轮和路面的相对运动为目标;而后者直接以整车运动状态参量为调节对象.针对双电机前轮驱动EV,提出了基于自由轮转速信息的驱动防滑控制.分析了汽车转向过程的差速动力学原理,在Ackermann-Jeantand转向 ...
https://www.eeworm.com/dl/514/10457.html
下载: 104
查看: 1081

通讯/手机编程 serial_COM

串口通讯大师源代码,相互学习嘛,蛮不错的rs232调试程序-Serial communication master source code and learn from each other do
https://www.eeworm.com/dl/527/11910.html
下载: 113
查看: 1119

学术论文 基于FPGA的8位增强型CPU设计与验证

随着信息技术的发展,系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现,对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础 ...
https://www.eeworm.com/dl/514/12138.html
下载: 80
查看: 1062

学术论文 基于DSP的在线式UPS智能监测系统

·摘要:  基于DSP的在线式UPS智能监测系统,采用TMS320LF2407A实现.其ADC模块采集UPS现场电压、电流、负载等信息.EV捕获单元捕获市电,逆变器的频率.SCI负责PC机与UPS现场的数据通讯,传送UPS运行情况及参数.带触摸屏的NS320240A实现UPS现场实时监测.并用EEPROM保存记录,由蜂鸣器对异常报警.   ...
https://www.eeworm.com/dl/514/13878.html
下载: 149
查看: 1070

多媒体处理 H.264白皮书的代码

·详细说明:是H.264白皮书的代码,用于视频压缩与解压缩,有一定的利用价值。 文件列表:   h.264标准文档及jm   .................\h.264-avc reference software decoder.doc   .................\h.264-avc reference software encoder.do
https://www.eeworm.com/dl/521/14967.html
下载: 78
查看: 1050

单片机编程 ewavr511b_full+Keygen

1.运行IARID.EXE,获取ID号 2.右键编辑"Do it.bat",将其中ID改为IARID.EXE中获取到的ID,注意0x后面5个字符中如果有小写字母需要改为大写,如0x02dt5需要改为0x02DT5; 3.保存该文件,运行后生成一个avrsn.txt文件,在该文件中查找"AVR",对应的序列号及License即为安装时所需注册内容。 ...
https://www.eeworm.com/dl/502/16587.html
下载: 129
查看: 1458

allegro Verilog编码中的非阻塞性赋值

  One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assi ...
https://www.eeworm.com/dl/allegro/20129.html
下载: 70
查看: 1111