搜索结果

针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置 ...

为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHD ...

包括Pheromones Algorythm、Memory Algorythm和Hill Climbing Algorythm I，II，III在内的多个人工智能算法的实现

一个mp3的解码程序，c语言实现。其中只对layer III 进行解码。

有源码事例,还有说明.一看就明白, 一,把"HGB.dll"和"hgbguanligongcheng.dll"复制到系统文件夹"\WINDOWS\system32"下. 二,新建一VB标准EXE,在"工程\引用"下点击浏览把"\WINDOWS\system32"下的"hgbguanligongcheng.dll" 引用进来. 三,在窗体里声明一个对象变量yy Dim yy As New hgbguanlimokuai 再在任一事件下引 ...

&#61599 Douglas Comer，《用TCP/IP进行网际互连 第3卷：客户机-服务器编程和应用（第2版）》 或其英文版 Internetworking With TCP/IP Vol III: Client-Server Programming And Application (Second Edition) 整书源码

龙芯一号的数据手册！ 通用32 位微处理器，支持MIPS-III 指令 主频为200~266MHZ 基于操作队列复用的高效7 级标量流水线 高效的64 位浮点流水单元 浮点性能220 MFLOP @250MHz 内置MMU、TLB 实现从程序虚拟地址到CPU物理地址的转换

Welcome to the software files for the ADS8361 to TMS320F2812! There are two project files in each of the folders McBSP, SPI and Both. Mode II and IV are explored using the McBSP port alone, as well as the SPI port. These projects are located in the SPI and McBSP folders. Modes I and III are explo ...

Contents at a Glance Introduction 1 PART I INSTALLATION AND CONFIGURATION 5 Hour 1 Preparing to Install Linux 7 2 Installing Linux 23 3 Post-Installation Issues 41 PART II LEARNING LINUX BASICS 67 Hour 4 Reading and Navigation Commands 69 5 Manipulation and Searching Commands 93 6 Using the Shell 11 ...

银行排队的数学模型的实现 问题： n银行有n个窗口对外营业，每个窗口一次只能接待一个客户 n客户的到达时间和处理业务的时间不同（可随机产生） n利用链表队列模拟总的处理过程和处理时间 n假设 n不允许插队，不同客户的交接时间忽略不计 策略I: 策略 客户先选择无人窗口办理 如果没有，就选择人数最少的窗 ...