搜索结果
找到约 133 项符合
EDUKIT-III 的查询结果
单片机编程 安规设计注意事项
安规设计注意事项1. 件选用(1) 在件选用方面,要求掌握:a .安规件有哪些?(见三.安规件介绍)b.安规件要求安规件的要求就是要取得安规机构的认证或是符合相关安规标准;c.安规件额定值任何件均必须依 MANUFACTURE 规定的额定值使用;I 额定电压;II 额定电;III 温额定值;(2). 件的温升限制a. 一般电子件: 依件规格之额定温值,决定 ...
单片机编程 PLC TM卡开发系统汇编程序(ATM8051)
PLC TM卡开发系统汇编程序(ATM8051)
;***************** 定义管脚*************************SCL BIT P1.0SDA BIT P1.1GC BIT P1.2BZ BIT P3.6LEDI BIT P1.4LEDII BIT P1.5OK BIT 20H.1OUT1 BIT P1.3OUT2 BIT P1.0OUT3 BIT P1.1RXD BIT P3.0TXD BIT P3.1PCV BIT P3.2WPC BIT P3.3RPC BIT P3.5LEDR BIT P3.4LEDL BIT P3.6TM B ...
教程资料 AN522: Implementing Bus LVDS
This application note describes how to implement the Bus LVDS (BLVDS) interface in the supported Altera ® device families for high-performance multipoint applications. This application note also shows the performance analysis of a multipoint application with the Cyclone III BLVDS example.
教程资料 基于CycloneIII构成的RS编码系统
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信 ...
教程资料 LTE标准下Turbo码编译码器的集成设计
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置 ...
教程资料 基于FPGA 的低成本长距离高速传输系统的设计与实现
为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHD ...
开发工具 FANUCPMC密码破解2
问：运行本软件出现缺少COMDLG32.OCX的提示，并无法执行。
答：您的计算机上没有安装COMDLG32.OCX控件,请将软件目录下的COMDLG32.OCX文件复制到\windows\system32\即可。
FANUC系统得PMC有2种密码，一个是显示密码，就是可以观看PMC程序，一个是编辑密码，可以修改＆观看 PMC程序。如果PMC设置了编辑密码，那么我 ...
CAM FANUCPMC密码破解2
问：运行本软件出现缺少COMDLG32.OCX的提示，并无法执行。
答：您的计算机上没有安装COMDLG32.OCX控件,请将软件目录下的COMDLG32.OCX文件复制到\windows\system32\即可。
FANUC系统得PMC有2种密码，一个是显示密码，就是可以观看PMC程序，一个是编辑密码，可以修改＆观看 PMC程序。如果PMC设置了编辑密码，那么我 ...
可编程逻辑 AN522: Implementing Bus LVDS
This application note describes how to implement the Bus LVDS (BLVDS) interface in the supported Altera ® device families for high-performance multipoint applications. This application note also shows the performance analysis of a multipoint application with the Cyclone III BLVDS example.
可编程逻辑 基于CycloneIII构成的RS编码系统
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信 ...