搜索结果
找到约 10,752 项符合
EDA；Quartus II 的查询结果
可编程逻辑 FPGA设计及QUARTUS II教程
FPGA学习资料
可编程逻辑 基于FPGA的运动估计设计
本文采用了技术比较成熟的VHDL语言进行设计，并使用Quartus II软件进行时序仿真。由仿真结果可知，无论是在功能的实现上还是在搜索的准确性、高效性以及FPGA片上资源的利用率上，本设计方案都具有明显的优越性。
可编程逻辑 Xmodem协议中CRC算法的FPAG实现
基于解决Xmodem协议中CRC校验的目的，以经典的LFSR硬件电路为基础，采用了按字节并行运算CRC校验码，以及多字节CRC算法的方法。在Quartus II环境下，通过以VHDL语言仿真试验，得出Xmodem协议中CRC校验，以多字节循环并行CRC算法能够满足高速实时性要求的结论。
...
仿真技术 Altera ModelSim 6.5仿真入门教程
    Altera ModelSim 6.5仿真入门教程，需要的可自行下载。
平台
软件：ModelSim-Altera 6.5e （Quartus II 10.0） Starter Edition
内容
1 设计流程
使用ModelSim仿真的基本流程为：
     
图1.1 使用 ModelSim仿真的基本流程
2 开始 ...
VHDL/FPGA/Verilog 高清电视HDTV信号发生器
高清电视HDTV信号发生器，576P逐行，VHDL语言，ALTERA的Quartus II开发平台
其他 这是我们做的一个作业 摸60计数器
这是我们做的一个作业 摸60计数器，用Quartus ii 做的 ，内容齐全 不可不看。
其他嵌入式/单片机内容 三八译码器的源代码
三八译码器的源代码，在quartus II 6.0中进行进行设计的，有vhdl源代码
其他嵌入式/单片机内容 在开发板上实现svga条形信号发生器的源代码
在开发板上实现svga条形信号发生器的源代码，是在quartus II 6.0的开发环境中运行的
VHDL/FPGA/Verilog 8位的加法器设计
8位的加法器设计，分4个工程完成的，用的是Quartus II软件。
VHDL/FPGA/Verilog VHDL实现了IIS接口程序
VHDL实现了IIS接口程序，在Quartus II 6.0上编译通过，在板子上可以读取IIS数据