搜索结果
找到约 1,774 项符合
Design Methodology 的查询结果
按分类筛选
EDA相关 ADS2008u2破解
1.安捷伦科技有限公司(Agilent)的先进设计系统(Advanced Design System)，简称ADS。做射频设计一定知道这个软件。
更多简介请百度"ADS"；
2.安装程序请在网络上下载；
3.亲测可用；
EDA相关 Design Compiler workshop
DC的workshop，适合初学者使用；讲的比较清楚！！！
教程资料 关于FPGA流水线设计的论文
关于FPGA流水线设计的论文\r\nThis work investigates the use of very deep pipelines for\r\nimplementing circuits in FPGAs, where each pipeline\r\nstage is limited to a single FPGA logic element (LE). The\r\narchitecture and VHDL design of a parameterized integer\r\na
教程资料 dxp2004教程-附安装方法
附件有二个文当，都是dxp2004教程 ，第一部份DXP2004的相关快捷键，以及中英文对照的意思。第二部份细致的讲解的如何使用DXP2004。
dxp2004教程第一部份：
目录 1
快捷键 2
常用元件及封装 7
创建自己的集成库 12
板层介绍 14
过孔 15
生成BOM清单 16
顶层原理图: 1 ...
教程资料 protel 99se 使用技巧以及常见问题解决方法
protel 99se 使用技巧以及常见问题解决方法：里面有一些protel 99se 特别技巧，还有我们经常遇到的一些问题！如何使一条走线至两个不同位置零件的距离相同?
您可先在Design/Rule/High Speed/Matched Net Lengths的规则中来新增规则设定,最后再用Tools/EqualizeNet Lengths 来等长化即可。
Q02、在SCHLIB中造一零件其PIN的 ...
教程资料 Protel使用中的一些问题和解答
Q01、如何使一条走线至两个不同位置零件的距离相同? 
您可先在Design/Rule/High Speed/Matched Net Lengths的规则中来新增规则设定,最
后再用Tools/EqualizeNet Lengths 来等长化即可。
 Q02、在SCHLIB中造一零件其PIN的属性，如何决定是Passive, Input, I/O, Hi-
Z, ...
allegro US Navy VHDL Modelling Guide
 
This document was developed under the Standard Hardware and Reliability Program (SHARP) TechnologyIndependent Representation of Electronic Products (TIREP) project. It is intended for use by VHSIC HardwareDescription Language (VHDL) design engineers and is offered as guidance for the deve ...
allegro State Machine Coding Styles for Synthesis
 
本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth background concernin ...
allegro allegro cx manual教程
We would like to welcome you as a user of the Allegro CX, a rugged, handheld fi  eld PC for data collection. Developed with the input of data collection professionals worldwide, the Allegro CX is adaptable and versatile for use in a wide variety of data collection environments. The Allegr ...
allegro VHDL,Verilog,System verilog比较
 
本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers ...