搜索结果

找到约 1,757 项符合 DeSign 的查询结果

按分类筛选

显示更多分类

教程资料 关于FPGA流水线设计的论文

关于FPGA流水线设计的论文\r\nThis work investigates the use of very deep pipelines for\r\nimplementing circuits in FPGAs, where each pipeline\r\nstage is limited to a single FPGA logic element (LE). The\r\narchitecture and VHDL design of a parameterized integer\r\na
https://www.eeworm.com/dl/fpga/doc/18638.html
下载: 146
查看: 1052

教程资料 dxp2004教程-附安装方法

附件有二个文当,都是dxp2004教程 ,第一部份DXP2004的相关快捷键,以及中英文对照的意思。第二部份细致的讲解的如何使用DXP2004。 dxp2004教程第一部份: 目录 1 快捷键 2 常用元件及封装 7 创建自己的集成库 12 板层介绍 14 过孔 15 生成BOM清单 16 顶层原理图: 1 ...
https://www.eeworm.com/dl/Protel/doc/20056.html
下载: 95
查看: 1110

教程资料 protel 99se 使用技巧以及常见问题解决方法

protel 99se 使用技巧以及常见问题解决方法:里面有一些protel 99se 特别技巧,还有我们经常遇到的一些问题!如何使一条走线至两个不同位置零件的距离相同? 您可先在Design/Rule/High Speed/Matched Net Lengths的规则中来新增规则设定,最后再用Tools/EqualizeNet Lengths 来等长化即可。 Q02、在SCHLIB中造一零件其PIN的 ...
https://www.eeworm.com/dl/Protel/doc/20066.html
下载: 94
查看: 1113

教程资料 Protel使用中的一些问题和解答

Q01、如何使一条走线至两个不同位置零件的距离相同?  您可先在Design/Rule/High Speed/Matched Net Lengths的规则中来新增规则设定,最 后再用Tools/EqualizeNet Lengths 来等长化即可。   Q02、在SCHLIB中造一零件其PIN的属性,如何决定是Passive, Input, I/O, Hi- Z, ...
https://www.eeworm.com/dl/Protel/doc/20092.html
下载: 84
查看: 1067

allegro US Navy VHDL Modelling Guide

  This document was developed under the Standard Hardware and Reliability Program (SHARP) TechnologyIndependent Representation of Electronic Products (TIREP) project. It is intended for use by VHSIC HardwareDescription Language (VHDL) design engineers and is offered as guidance for the deve ...
https://www.eeworm.com/dl/allegro/20112.html
下载: 162
查看: 1130

allegro State Machine Coding Styles for Synthesis

  本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点,Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth background concernin ...
https://www.eeworm.com/dl/allegro/20115.html
下载: 126
查看: 1204

allegro allegro cx manual教程

We would like to welcome you as a user of the Allegro CX, a rugged, handheld fi  eld PC for data collection. Developed with the input of data collection professionals worldwide, the Allegro CX is adaptable and versatile for use in a wide variety of data collection environments. The Allegr ...
https://www.eeworm.com/dl/allegro/20116.html
下载: 138
查看: 1140

allegro VHDL,Verilog,System verilog比较

  本文简单讨论并总结了VHDL、Verilog,System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers ...
https://www.eeworm.com/dl/allegro/20125.html
下载: 103
查看: 1092

模拟电子 BF3008 design guide

比亚迪VGA CMOS SENSOR
https://www.eeworm.com/dl/571/20279.html
下载: 110
查看: 1025

模拟电子 基于ADF4111的锁相环频率合成器设计

为得到性能优良、符合实际工程的锁相环频率合成器,提出了一种以ADI的仿真工具ADIsimPLL为基础,运用ADS(Advanced Design System 2009)软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声以及相位裕度等指标均达到了设计目标。 ...
https://www.eeworm.com/dl/571/20485.html
下载: 69
查看: 1086