搜索结果

找到约 131 项符合 DDR 的查询结果

PCB相关 Allegro_ddr约束等长设置.rar

Allegro规则约束方法(以DDR为例)
https://www.eeworm.com/dl/501/9140.html
下载: 158
查看: 1071

学术论文 基于FPGA的图像处理平台及3D加速引擎的设计.rar

3D加速引擎是3D图形加速系统的重要组成部分,以往在软件平台上对3D引擎的研究,实现了复杂的渲染模型和渲染算法,但这些复杂算法与模型在FPGA上综合实现具有一定难度,针对FPGA的3D加速引擎设计及其平台实现需要进一步研究。 本文在研究3D加速引擎结构的基础上,实现了基于FPGA的图像处理平台,使用模块化的思想,利用IP核 ...
https://www.eeworm.com/dl/514/9143.html
下载: 94
查看: 1147

学术论文 高速并行信号处理板数据接口与控制的FPGA设计

随着信息社会的发展,人们要处理的各种信息总量变得越来越大,尤其在处理大数据量与实时处理数据方面,对处理设备的要求是非常高的。为满足这些要求,实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快,效率高,并且不断的完善与发展。此类板卡要求与外部设备通讯,同时也要进行内部的数据交换,于是板卡的 ...
https://www.eeworm.com/dl/514/11962.html
下载: 69
查看: 1065

学术论文 机载双基地SAR成像算法的FPGA设计与实现

双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达,也是当今SAR技术的一个发展方向,在军用及民用领域都具有良好的应用前景,近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。 在双基地SAR系统及成像算法的研究方面,推导了双基地SAR的系统分辨特性及雷达方程,分 ...
https://www.eeworm.com/dl/514/11963.html
下载: 161
查看: 1098

技术教程 针对DDR2-800和DDR3的PCB信号完整性设计

DDR layout 指导,帮助大家进行ddr2的设计,特别是上到800M以上的时候能够layout好就比较困难了。
https://www.eeworm.com/dl/538/12581.html
下载: 198
查看: 1094

学术论文 基于FPGA的嵌入式导航雷达显示系统

雷达即无线电探测和测距。雷达装在船上用于航行避让、船舶定位和引航的称为船用导航雷达。船用导航雷达是测定本船位置和预防冲撞事故所不可缺少的系统。它能够准确捕获其它船只、陆地、航线标志等物标信息,并将其显示在显示屏上。 本文围绕船用导航雷达展开了研究,研究内容分为以下几个部分: 首先介绍了雷达的概念、基本 ...
https://www.eeworm.com/dl/514/12783.html
下载: 141
查看: 1084

学术论文 DDR2SDRAM存储器接口设计

内部存储器负责计算机系统内部数据的中转、存储与读取,作为计算机系统中必不可少的三大件之一,它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”,所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上,因此内存性能的好坏,直接影响到系统的稳定性和运行性能。在当今的电子系统设计中,内存被 ...
https://www.eeworm.com/dl/514/13034.html
下载: 153
查看: 1027

学术论文 用Xilinx_FPGA实现DDR_SDRAM控制器

·摘要:  DDB SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成与DSP、FPGA之间的通信.由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDRSDRAM控制器.该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术.  ...
https://www.eeworm.com/dl/514/15078.html
下载: 28
查看: 1045

PCB相关 DRAM内存模块的设计技术

第二部分:DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计......................................................................... ...
https://www.eeworm.com/dl/501/22284.html
下载: 40
查看: 1047

电源技术 DDR记忆体电源

CMOS 邏輯系統的功耗主要與時脈頻率、系統內各閘極輸入電容及電源電壓有關,裝置尺寸縮小後,電源電壓也隨之降低,使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運作速度,因此系統時脈頻率可升高至 Ghz 範圍。 ...
https://www.eeworm.com/dl/505/23115.html
下载: 35
查看: 1019