搜索结果
找到约 131 项符合
DDR 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (26)
- 技术资料 (23)
- PCB相关 (6)
- 学术论文 (6)
- 可编程逻辑 (6)
- 其他 (6)
- VIP专区 (6)
- 单片机编程 (4)
- 软件设计/软件工程 (4)
- 微处理器开发 (4)
- DSP编程 (4)
- 教程资料 (3)
- 嵌入式综合 (3)
- 其他书籍 (3)
- Linux/Unix编程 (3)
- 系统设计方案 (3)
- 教程资料 (2)
- 通讯/手机编程 (2)
- 单片机开发 (2)
- VHDL/Verilog/EDA源码 (1)
- 技术教程 (1)
- 电源技术 (1)
- 开关电源 (1)
- 电子书籍 (1)
- 文件格式 (1)
- 操作系统开发 (1)
- 嵌入式Linux (1)
- 并行计算 (1)
- 通讯编程文档 (1)
- 嵌入式/单片机编程 (1)
- 技术管理 (1)
- 行业应用文档 (1)
- 书籍 (1)
- 软件 (1)
VHDL/FPGA/Verilog arm控制FPGA的DDR测试代码
arm控制FPGA的DDR测试代码，共享一下
Linux/Unix编程 pnx1500 ddr test demo
pnx1500 ddr test demo
操作系统开发 xilinx ddr controler
xilinx ddr controler
其他 ddr and sdram memory check,ddr and sdram memory check
ddr and sdram memory check,ddr and sdram memory check
VHDL/FPGA/Verilog DDR sdram 包含的完整的源码,仿真的相关文件
DDR sdram 包含的完整的源码,仿真的相关文件
VHDL/FPGA/Verilog ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）
ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）
VHDL/FPGA/Verilog This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDR
This leon3 design is tailored to the Altera NiosII Startix2
Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM.
As of this time, the DDR interface only works up to 120 MHz.
At 130, DDR data can be read but not written.
NOTE: the test bench cannot be simulated with DDR enabled
because ...
VHDL/FPGA/Verilog verilog hdl coding DDR sdram control for fpga
verilog hdl coding DDR sdram control for fpga
并行计算 ddr verilog代码,实现DDR内存控制
ddr verilog代码,实现DDR内存控制，是一个高效率的程序