搜索结果
找到约 998 项符合
DDR布线 的查询结果
其他书籍 很多网友渴望自己设计电路原理图（SCH）、电路板（PCB）
很多网友渴望自己设计电路原理图（SCH）、电路板（PCB），同时希望从
原始SCH到PCB自动布线、再到成品PCB电路板的设计周期可以缩短到1天以内！
是不是不可能呢？当然不是，因为现在的EDA软件已经达到了几乎无所不能的
地步！由于电子很着重实践，可以说，不曾亲自设计过PCB电路板的电子工程
师，几乎是不可想象的。 ...
VHDL/FPGA/Verilog 本代码介绍了使用VHDL开发FPGA的一般流程
本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终 ...
VHDL/FPGA/Verilog 一个使用VHDL设计的具有强大功能的32位CPU
一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了与之配套的DDR控制器程序！
嵌入式Linux 开发Inetl IXP2400平台所必须的硬件诊断和测试程序。该软件包支持的功能包括CPU基本功能检测
开发Inetl IXP2400平台所必须的硬件诊断和测试程序。该软件包支持的功能包括CPU基本功能检测，串行通讯测试，以太网测试，DDR测试，QDR存储器测试，PCI总线检测等等。
文章/文档 xilinx的时序约束实验
xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能
并行计算 PCI-master的核
PCI-master的核，verilog语言，经测试，可完成芯片的综合及布线
系统设计方案 智能小区网络规划与设计 摘 要 随着计算机技术和网络技术的发展
智能小区网络规划与设计
摘 要
随着计算机技术和网络技术的发展，家庭计算机的普及，“上网”已经成为人们的常用语，各种信息网，服务网已经成为现代人们生活中必不可少的重要内容。本设计以一个中小型社区局域网为背景来阐述中小型规模局域网过程, 从局域网介质访问方式与网络拓扑结构设计、内部连接与外网连接设计角度， ...