搜索结果

找到约 998 项符合 DDR布线 的查询结果

其他 大规模集成电路布线算法文档

大规模集成电路布线算法文档,可作为理解布线代码的参考
https://www.eeworm.com/dl/534/277818.html
下载: 49
查看: 1032

嵌入式/单片机编程 高速PCB设计指南之(一~八 )目录 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度(HD)电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁

高速PCB设计指南之(一~八 )目录 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度(HD)电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可 ...
https://www.eeworm.com/dl/647/281053.html
下载: 30
查看: 1098

微处理器开发 SEED-DaVinci_EVM ddr 开发源代码

SEED-DaVinci_EVM ddr 开发源代码
https://www.eeworm.com/dl/655/281921.html
下载: 45
查看: 1025

单片机开发 针对实际布线中可能遇到的一些情况

针对实际布线中可能遇到的一些情况,分析其合理性,并给出一些比较优化的走线策略。主要从直角走线,差分走线,蛇形线等三个方面来阐述
https://www.eeworm.com/dl/648/291760.html
下载: 36
查看: 1022

VHDL/FPGA/Verilog 用于学术研究的FPGA布局布线软件VPR

用于学术研究的FPGA布局布线软件VPR
https://www.eeworm.com/dl/663/292719.html
下载: 123
查看: 1199

嵌入式/单片机编程 《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例

《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例
https://www.eeworm.com/dl/647/300031.html
下载: 126
查看: 1079

VHDL/FPGA/Verilog 基于FPGA 实现DDR SDRAM的控制器

基于FPGA 实现DDR SDRAM的控制器
https://www.eeworm.com/dl/663/302963.html
下载: 171
查看: 1043

微处理器开发 2440的官方布线参考

2440的官方布线参考,同时附带焊接工艺温度曲线,对硬件设计工程师非常有用。
https://www.eeworm.com/dl/655/303050.html
下载: 181
查看: 1025

VHDL/FPGA/Verilog ddr 2 接口读写测试模块 ddr 2 接口读写测试模块

ddr 2 接口读写测试模块 ddr 2 接口读写测试模块
https://www.eeworm.com/dl/663/305617.html
下载: 145
查看: 1035

微处理器开发 移植好的支持MPC5200B处理器和DDR SDRAM以及PCF8563实时时钟和SM712显卡启动的u-boot源代码

移植好的支持MPC5200B处理器和DDR SDRAM以及PCF8563实时时钟和SM712显卡启动的u-boot源代码
https://www.eeworm.com/dl/655/309099.html
下载: 53
查看: 1089