搜索结果
找到约 329 项符合
Clock 的查询结果
按分类筛选
- 全部分类
- 单片机开发 (43)
- VHDL/FPGA/Verilog (27)
- 单片机编程 (26)
- 技术资料 (25)
- 其他 (24)
- 汇编语言 (22)
- 微处理器开发 (12)
- Java编程 (10)
- 嵌入式/单片机编程 (10)
- 其他嵌入式/单片机内容 (8)
- Linux/Unix编程 (8)
- 可编程逻辑 (7)
- 系统设计方案 (7)
- 模拟电子 (6)
- 操作系统开发 (5)
- 教程资料 (4)
- 文章/文档 (4)
- 数据结构 (3)
- 通讯/手机编程 (3)
- VC书籍 (3)
- 网络 (3)
- JavaScript (3)
- 电子书籍 (3)
- 其他书籍 (3)
- VIP专区 (3)
- 资料/手册 (2)
- PCB相关 (2)
- ARM (2)
- C/C++语言编程 (2)
- 测试测量 (2)
- Applet (2)
- 串口编程 (2)
- uCOS (2)
- 书籍源码 (2)
- 嵌入式Linux (2)
- 驱动编程 (2)
- 压缩解压 (2)
- 软件设计/软件工程 (2)
- 行业发展研究 (2)
- J2ME (2)
- 技术管理 (2)
- 书籍 (2)
- 技术书籍 (1)
- 学术论文 (1)
- 经验分享 (1)
- 电源技术 (1)
- 通信网络 (1)
- 嵌入式综合 (1)
- Delphi控件源码 (1)
- 软件工程 (1)
- 磁盘编程 (1)
- 邮电通讯系统 (1)
- RFID编程 (1)
- 加密解密 (1)
- 编译器/解释器 (1)
- GPS编程 (1)
- Symbian (1)
- DSP编程 (1)
- Internet/网络编程 (1)
- Windows Mobile (1)
- 通讯编程文档 (1)
- 接口技术 (1)
- VHDL/Verilog/EDA源码 (1)
- 笔记 (1)
- 手册 (1)
汇编语言 报时小闹钟 本程序是一个用汇编编的精致的图形时钟
报时小闹钟
本程序是一个用汇编编的精致的图形时钟，运行时双击clock图标即可，
钟表显示的时间为本机系统的时间。
按b键可扩大画面 ；按s键可缩小画面；按c键可改变颜色；按e键可听音乐；
按q键退出本程序.
单片机开发 本例展示了如何利用外设TIM2来产生四路频率不同的信号。 TIM2时钟设置为36MHz
本例展示了如何利用外设TIM2来产生四路频率不同的信号。
TIM2时钟设置为36MHz，预分频设置为2，使用输出比较-翻转模式（Output Compare Toggle Mode）。
TIM2计数器时钟可表达为：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 MHz
设置TIM2_CCR1寄存器值为32768，则CC1更新频率为TIM2计数器时钟频率除以CCR1寄存 ...
单片机开发 本例展示了如何设置TIM工作在输出比较-非主动模式（Output Compare Inactive mode）
本例展示了如何设置TIM工作在输出比较-非主动模式（Output Compare Inactive mode），并产生相应的中断。
TIM2时钟设置为36MHz，预分频设置为35999，TIM2计数器时钟可表达为：
TIM2 counter clock = TIMxCLK / (Prescaler +1) = 1 KHz
设置TIM2_CCR1寄存器值为1000， CCR1寄存器值1000除以TIM2计数器时钟频率1KHz，为1000 ...
单片机开发 虚拟I2C总线汇编程序软件包 I2C 软件包的底层子程序
虚拟I2C总线汇编程序软件包
I2C 软件包的底层子程序，使用前要定义好SCL和SDA。在标准80C51模式（12 Clock）下,对主频要求是不高于12MHz(1个机器周期1us)若Fosc>12MHz,则要增加相应的NOP指令数。在使用本软件包时，请在你的程序的未尾加入$INCLUDE (VI2C_ASM.ASM)即可。 ...
软件设计/软件工程 MCS-51单片机模拟I2C软件包本模拟I2C软件包包含了I2C操作的底层子程序
MCS-51单片机模拟I2C软件包本模拟I2C软件包包含了I2C操作的底层子程序，使用前要定义
好SCL和SDA。在标准8051模式(12 Clock)下,对主频要求是不高于12MHz(即1个
机器周期1us) 若Fosc>12MHz则要增加相应的NOP指令数。(总线时序符合I2C标
准模式,100Kbit/S) ...
GPS编程 This is GPS in matlab calculatePseudoranges finds relative pseudoranges for all satellites listed
This is GPS in matlab calculatePseudoranges finds relative pseudoranges for all satellites
listed in CHANNELLIST at the specified millisecond of the processed
signal. The pseudoranges contain unknown receiver clock offset. It can be
found by the least squares position search procedure.
VHDL/FPGA/Verilog Enhanced version of the Serial Peripheral Interface available on Motorola s MC68HC11 family of CPUs.
Enhanced version of the Serial Peripheral Interface available on Motorola s MC68HC11 family of CPUs.Enhancements include a wider supported operating frequency range, 4deep read and write fifos, and programmable transfer count dependent interrupt generation.
As with the SPI found in MC68HC11 processo ...
VHDL/FPGA/Verilog Decimal counter which is counting from 256 to 0. After that there will appear logic "1" in out. You
Decimal counter which is counting from 256 to 0. After that there will appear logic "1" in out. You can stop counting by pressing sequence.
I called it detonation clock :]
技术管理 TLC548和TLC549是以8位开关电容逐次逼近A/D转换器为基础而构造的CMOS A/D转换器。它们设 计成能通过3态数据输出和模拟输入与微处理器或外围设备串行接口。TLC548和TLC549仅
TLC548和TLC549是以8位开关电容逐次逼近A/D转换器为基础而构造的CMOS A/D转换器。它们设
计成能通过3态数据输出和模拟输入与微处理器或外围设备串行接口。TLC548和TLC549仅用输入/输出时
钟（I/O CLOCK） 和芯片选择（CS） 输入作数据控制。TLC548的最高I/O CLOCK输入频率为2.048MHz，
而TLC549的I/O CLOCK输入频率最高可达 ...
DSP编程 This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assumi
This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assuming a 30Mhz XCLKIN). The
clock divider in the ADC is not used so that the ADC will see the 25Mhz on the HSPCLK. Interrupts are enabled and the EVA is setup to generate a periodic ADC SOC on SEQ1. Two ...