搜索结果
找到约 10,076 项符合
Cadence-SPB 的查询结果
教程资料 cadense allegro pcb 15.2 new function
cadense allegro pcb 15.2 new function
教程资料 DESCRIPTION: DDS design BY PLD DEVICES
* DESCRIPTION: DDS design BY PLD DEVICES.\r\n *\r\n * AUTHOR: Sun Yu\r\n *\r\n * HISTORY: 12/06/2002 \r\n *
教程资料 一个关于allegro常见问题集锦
一个关于allegro常见问题集锦,规那的很详细 希望对大家有所帮助
allegro 在allegro中出gerber文件和CAM350中导入
适用范围： Cadence Allegro 15.2 Mentor CAM350 8.7
allegro Allegro SPB V15.2 版新增功能
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay栏.
allegro Allegro印制电路板设计610
Cadence Allegro印制电路板设计610，作为Allegro系统互连设计平台的一个600系列产品，是一个完整的、高性能印制电路板设计套件。通过顶尖的技术，它为创建和编辑复杂、多层、高速、高密度的印制电路板设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号，并能抓住今 ...
allegro Allegro-Design-Editor-Tutorial_ade_tut
Trademarks: Trademarks and service marks of Cadence Design Systems, Inc. (Cadence) contained in
模拟电子 高增益低功耗恒跨导轨到轨CMOS运放设计
基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕 ...
模拟电子 一种基于gm_ID方法设计的可变增益放大器
提出了一种基于gm /ID方法设计的可变增益放大器。设计基于SMIC90nmCMOS工艺模型，可变增益放大器由一个固定增益级、两个可变增益级和一个增益控制器构成。固定增益级对输入信号预放大，以增加VGA最大增益。VGA的增益可变性由两个受增益控制器控制的可变增益级实现。运用gm /ID的综合设计方法，优化了任意工作范围内，基于gm ...