搜索结果

找到约 7,901 项符合 CPLD-fpga 的查询结果

VHDL/FPGA/Verilog 用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高,

用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。
https://www.eeworm.com/dl/663/412199.html
下载: 154
查看: 1071

软件设计/软件工程 东南大学Verilog讲义 Verilog 语言作为CPLD和FPGA开发语言,比VHDL相比有更多的优势.

东南大学Verilog讲义 Verilog 语言作为CPLD和FPGA开发语言,比VHDL相比有更多的优势.
https://www.eeworm.com/dl/684/417313.html
下载: 39
查看: 1057

嵌入式/单片机编程 FPGA/CPLD的实体教程

FPGA/CPLD的实体教程,结合相关开发工具学习。
https://www.eeworm.com/dl/647/417315.html
下载: 95
查看: 1037

VHDL/FPGA/Verilog FPGA&CPLD数字电路设计 数字滤波电路 设计

FPGA&CPLD数字电路设计 数字滤波电路 设计
https://www.eeworm.com/dl/663/419299.html
下载: 160
查看: 1029

嵌入式/单片机编程 使用FPGA/CPLD设置语音AD、DA转换芯片AIC23

使用FPGA/CPLD设置语音AD、DA转换芯片AIC23,FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz,SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、帧同步在96KHz
https://www.eeworm.com/dl/647/424873.html
下载: 22
查看: 1055

电子书籍 关于cpld和fpga变成的资料很有用

关于cpld和fpga变成的资料很有用,适合各个层次的开发者。
https://www.eeworm.com/dl/cadence/ebook/427814.html
下载: 95
查看: 1045

VHDL/FPGA/Verilog I2C slave for FPGA and CPLD.

I2C slave for FPGA and CPLD.
https://www.eeworm.com/dl/663/434667.html
下载: 86
查看: 1112

软件设计/软件工程 这个文档介绍了目前绝大部分的FPGA/CPLD设计软件

这个文档介绍了目前绝大部分的FPGA/CPLD设计软件,并对每个软件做了简要的介绍。大家在学习前看看,对于设计软件的选择将有极大帮助。
https://www.eeworm.com/dl/684/447589.html
下载: 148
查看: 1048

其他书籍 fpga 和 cpld入门教程 fpga 和 cpld入门教程 fpga 和 cpld入门教程

fpga 和 cpld入门教程 fpga 和 cpld入门教程 fpga 和 cpld入门教程
https://www.eeworm.com/dl/542/452637.html
下载: 29
查看: 1062

VHDL/FPGA/Verilog ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户

ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户
https://www.eeworm.com/dl/663/456674.html
下载: 190
查看: 1056