搜索：CPLD FPGA - 虫虫下载站

可编程逻辑  FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟！

https://www.eeworm.com/dl/kbcluoji/38816.html

下载: 30

查看: 1068

FPGA VHDL 语言编写

可编程逻辑  基于FPGA的温度模糊控制器的实现

在FPGA平台上实现了一种温度模糊控制器，首先对模糊控制系统的思想和工作原理进行了分析，然后使用Quartus ii和modelsim对整个系统进行设计和仿真，最后在FPGA中实现。结果表明，该模糊控制系统设计可行，并可应用到工业控制中。 ...

https://www.eeworm.com/dl/kbcluoji/38947.html

下载: 100

查看: 1078

FPGA 温度模糊控制器

可编程逻辑  基于FPGA的远距离实时传输接口设计

为满足对弹载雷达回波信号、图像及遥测数据的高速、高容量、远距离、低功耗、高可靠性等特点的要求。地面测试台采用LVDS接口，运用FPGA对雷达获取信号数据进行处理与存储，通过USB接口将数据上传到计算机实现数据分析与实验。实验结果表明，该方案的传输速率600 MBps，很好的满足了对雷达获取信号的数据发送和接收的速度要 ...

https://www.eeworm.com/dl/kbcluoji/38988.html

下载: 44

查看: 1063

FPGA 实时传输接口设计

可编程逻辑  基于FPGA的激光测距回波信号高速采集研究

在激光测距系统中，微弱回波信号的检测处理一直是一个难题。本文主要讨论了激光测距接收系统的实现方法，这种测距方法既适用于短距离的测量又适用于长距离的测量。首先介绍了脉冲式激光测距的原理，在此原理的基础上，结合FPGA的高速信号处理能力，设计了高精度激光测距接收系统，并设计了回波信号接收与计数电路模块。 ...

https://www.eeworm.com/dl/kbcluoji/38991.html

下载: 156

查看: 1110

FPGA 激光测距回波信号高速采集

可编程逻辑  基于FPGA的RS码译码器的设计

介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。 ...

https://www.eeworm.com/dl/kbcluoji/39025.html

下载: 58

查看: 1067

FPGA RS码译码器

可编程逻辑  Xilinx FPGA集成电路的动态老化试验

　　3 FPGA设计流程　　完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的，所以当FPGA电路电源掉电后， ...

https://www.eeworm.com/dl/kbcluoji/39062.html

下载: 182

查看: 1083

Xilinx FPGA 集成电路动态老化

可编程逻辑  FPGA在新型激光光幕靶中的应用

结合坐标采集和处理在新型激光光幕靶中的应用，针对传统激光光幕靶处理器I/O紧缺、处理速度慢、存在错报、漏报，无法测试子弹连发坐标等问题，提出了一种以FPGA为核心的坐标采集和处理系统的设计方法。设计中采用了自顶向下的设计方法，将该系统依据逻辑功能划分为3个模块，并在ISE 14.1和Modelsim中进行设计、编译、仿真， ...

https://www.eeworm.com/dl/kbcluoji/39087.html

下载: 189

查看: 1163

FPGA 激光光幕靶中的应用

可编程逻辑  颠覆未来：基于FPGA的可重构计算机

颠覆未来：基于FPGA的可重构计算机，畅想了可重构计算机的未来

https://www.eeworm.com/dl/kbcluoji/39155.html

下载: 171

查看: 1083

FPGA 可重构计算机

可编程逻辑  基于FPGA的DDS杂散分析及抑制方法

首先介绍了采用直接数字频率合成（DDS）技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法，然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点，其中重点分析了幅度量化杂散产生的误差及其原因，最后针对DDS原理上存在的幅度量化杂散，利用FPGA时钟频率可调的特点，重点提出了基于FPGA ...

https://www.eeworm.com/dl/kbcluoji/39212.html

下载: 120

查看: 1075

FPGA DDS 杂散分析

基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01% ...

https://www.eeworm.com/dl/kbcluoji/39290.html

下载: 121

查看: 1084

FPGA 多功能频率计

搜索结果

按分类筛选