搜索结果
找到约 503 项符合
CH-MAX 的查询结果
微处理器开发 NAME: u2440mon.c DESC: u2440mon entry point,menu,download HISTORY: Mar.25.2002:purnnamu: S3C24
NAME: u2440mon.c
DESC: u2440mon entry point,menu,download
HISTORY:
Mar.25.2002:purnnamu: S3C2400X profile.c is ported for S3C2410X.
Mar.27.2002:purnnamu: DMA is enabled.
Apr.01.2002:purnnamu: isDownloadReady flag is added.
Apr.10.2002:purnnamu: - Selecting menu is available in the waiting loop ...
VHDL/FPGA/Verilog 《VDHL硬件描述语言与数字逻辑》 ——————电子工程师必备知识 西安电子科技大学出版社出版 第一章 数字系统硬件设计概述 第二章 VHDL语言程序的基本结构 第三章 VHDL语言的数据类
《VDHL硬件描述语言与数字逻辑》
——————电子工程师必备知识
西安电子科技大学出版社出版
第一章 数字系统硬件设计概述
第二章 VHDL语言程序的基本结构
第三章 VHDL语言的数据类型及运算操作符
第四章 VHDL语言构造体的描述方式
第五章 VHDL语言的主要描述语言
第六章 数值系统的状态模型
第七章 基本逻辑电路设计
第 ...
matlab例程 ％radon transform clear all ％ N=800 n=1:N fs=200 t=n/fs x1=exp(j*2*pi*(5*t+0.5*5*t.^2
％radon transform
clear all
％
N=800
n=1:N
fs=200
t=n/fs
x1=exp(j*2*pi*(5*t+0.5*5*t.^2))
x2=exp(j*2*pi*(5*t+0.5*15*t.^2))
x=x1+x2
％N=length(x)
％ ambifunb(x )
％*****************************************RAT
naf=ambifunb(x)
htl(abs(naf))
％ [wh,rho,theta]=htl(abs(naf))
colormap([0, ...
系统设计方案 介绍了一种采用硬件控制的自动数据采集系统的设计方法
介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。 ...
VHDL/FPGA/Verilog 16位A/D转换程序
16位A/D转换程序，使用MAX+PLUS2做的，用状态机做的，但不够完善，望大家见谅
行业发展研究 The task of clustering Web sessions is to group Web sessions based on similarity and consists of max
The task of clustering Web sessions is to group Web sessions based on similarity and consists of maximizing the intra-
group similarity while minimizing the inter-group similarity．
The first and foremost question needed to be considered in clustering
W b sessions is how to measure the similarity be ...
汇编语言 系统时间显示程序 利用BIOS的INT 1AH的2号系统功能调用
系统时间显示程序
利用BIOS的INT 1AH的2号系统功能调用，将计算机系统的时间参数（BCD码）送入寄存器。其中CH 和CL中保存的是小时数和分钟数；DH中保存的是秒钟数，将BCD码表示的时，分，秒转换成ASC I I码并送入屏幕显示。并用INT 21H 的7号功能调用判断输入回车并清屏 ...
其他 在LP2900工作平台上
在LP2900工作平台上，利用MAX+plusII开发软件，设计各个模块编程实现基本模型计算机，其中最主要的是CPU的设计。
独立完成运算器的设计，并下载仿真
VHDL/FPGA/Verilog 使用vriloge硬件描述语言设计数字频率计
使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0—99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求
编译器/解释器 中山大学编译原理课程的一个实验
中山大学编译原理课程的一个实验，根据OPP(算符优先)做的一个表达式计算器。
内有实验的设计文档。
实验要求支持sin,cos,max,min,power,mod,boolean,?:,等运算。
这个代码可以为学习编译原理的同学参考。