搜索结果

找到约 18 项符合 CCSDS 的查询结果

学术论文 基于FPGA的Turbo码编译码器研究与实现

本文以Turbo码编译码器的FPGA实现为目标,对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先,在理论上对Turbo码的编译码原理进行了介绍,确定了Max-log-MAF算法的译码算法,结合CCSDS标准,在实现编码器时,针对标准中给定的帧长、码率与交织算法,以及伪随机序列模块与帧同步模块,提出了相应解决方案; ...
https://www.eeworm.com/dl/514/12520.html
下载: 126
查看: 1079

学术论文 基于FPGA的RS码编译码器的设计与实现

研制发射微小卫星,是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展,主要取决于微小卫星自身的一系列特点:重量轻,体积小,成本低,性能高,安全可靠,发射方便、快捷灵活等。在卫星通信系统中,由于传输信道的多径和各种噪声的影响,信号在接收端会引起差错,通过信道编 ...
https://www.eeworm.com/dl/514/12642.html
下载: 54
查看: 1064

教程资料 基于FPGA的RS码译码器的设计

介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。 ...
https://www.eeworm.com/dl/fpga/doc/32211.html
下载: 153
查看: 1075

可编程逻辑 基于FPGA的RS码译码器的设计

介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。 ...
https://www.eeworm.com/dl/kbcluoji/39025.html
下载: 58
查看: 1043

压缩解压 一个简单而且快速的无损压缩算法。包含源代码实现

一个简单而且快速的无损压缩算法。包含源代码实现,这种算法速度较快,是一个德国人发明的,对CCSDS SZIP算法进行了改进。
https://www.eeworm.com/dl/617/283067.html
下载: 44
查看: 1064

DSP编程 RS(255,223)译码程序

RS(255,223)译码程序,且符合标准的CCSDS格式
https://www.eeworm.com/dl/516/411519.html
下载: 46
查看: 1291

DSP编程 Turbo码编码器的删除模块

Turbo码编码器的删除模块,此模块是CCSDS标准系的码率为1/2和1/3的删除模块
https://www.eeworm.com/dl/516/487806.html
下载: 109
查看: 1080

源码 RSencoder

CCSDS,CCSDS,CCSDS,CCSDS CCSDS,CCSDS,CCSDS,CCSDS CCSDS,CCSDS,CCSDS,CCSDS CCSDS,CCSDS,CCSDS,CCSDS CCSDS,CCSDS,CCSDS,CCSDS CCSDS,CCSDS,CCSDS,CCSDS
https://www.eeworm.com/dl/515436.html
下载: 1
查看: 34