搜索结果
找到约 1,224 项符合
BODUS校验 的查询结果
VHDL/FPGA/Verilog 基于bcd码校时的数字钟
基于bcd码校时的数字钟，带闹钟，正点报时，和日历功能
并行计算 自己写的数字闹钟含校时和闹钟设定,闹钟铃声为梁柱歌曲,
自己写的数字闹钟含校时和闹钟设定,闹钟铃声为梁柱歌曲,
其他 灰色系统插值。alpha是包含α、μ值的矩阵；ago是预测后累加值矩阵；va是预测值矩阵；error是残差矩阵；c是后验差比值
灰色系统插值。alpha是包含α、μ值的矩阵；ago是预测后累加值矩阵；va是预测值矩阵；error是残差矩阵；c是后验差比值
通讯/手机编程 已知LDPC码的稀疏交验矩阵H
已知LDPC码的稀疏交验矩阵H，计算girth和local girth
软件设计/软件工程 基于计量芯片ATT7022B的多功能三相 电能表的软件校表,非常有用。
基于计量芯片ATT7022B的多功能三相
电能表的软件校表,非常有用。
微处理器开发 ARM9入门实验指导书及源码 我们怎么学好这门课？ ARM9 基 础 实 验 教 程
ARM9入门实验指导书及源码 我们怎么学好这门课？ ARM9 基 础 实 验 教 程
数据库系统 学生运动会成绩数据库 学生运动会成绩数据库系统记录某校运动会上全部运动项目
学生运动会成绩数据库
学生运动会成绩数据库系统记录某校运动会上全部运动项目，各系获得的分数及排名的情况，包括50、100、200，400，1500米，跳高，跳远，标枪，铅球铁饼等。进入系统后可以输入和修改某个项目的结果情况，可以按各系院编号输出总分；按总分排序；按男团体总分排序 ；按系院编号查询；按项目编号查询；按 ...
VHDL/FPGA/Verilog 电子时钟 EDA 基本要求： 24小时计数显示； 具有校时功能（时
电子时钟 EDA
基本要求：
24小时计数显示；
具有校时功能（时，分）
附加要求
1、秒表功能（复位，计时
网络 ntp协议实现针对服务器校时 c 源码
ntp协议实现针对服务器校时 c 源码，linux下开发.
Linux/Unix编程 我们第四届校赛 Robocup 的比赛仿真文件 有是个对的希望大家多支持
我们第四届校赛 Robocup 的比赛仿真文件 有是个对的希望大家多支持