搜索：BGA布局 - 虫虫下载站

OA系统  Portal Starter Kit提供了在线管理工具

Portal Starter Kit提供了在线管理工具，使得管理员用户可以管理门户的内容、布局和安全。若想要了解如何使用该管理工具的信息，请查看“关于门户”标签。门户管理工具使用一个配置组件来更新门户的配置，并通过RolesDB组件更新用户的类别。门户配置元素，如标签名称和布局、模块定义和设置、门户显示名称等存储在一个XML ...

https://www.eeworm.com/dl/683/198798.html

下载: 150

查看: 1046

其他嵌入式/单片机内容  参考萧峰工作室的串口例程,使用mscomm 6.0编写,创新之处在于程序启动时自动检测并安装ocx控件,自动检测串口,单个文件方便使用,不需要手动安装ocx控件,另外也有许多细小功能的增加,如16进制

参考萧峰工作室的串口例程,使用mscomm 6.0编写,创新之处在于程序启动时自动检测并安装ocx控件,自动检测串口,单个文件方便使用,不需要手动安装ocx控件,另外也有许多细小功能的增加,如16进制自动过滤,设置参数的自动保存,相当稳定和人性化,界面布局参考了"串口调试器 2002",谢谢上面的两位大侠. 使用VC++ 2005编译,winxp hom ...

https://www.eeworm.com/dl/687/204552.html

下载: 81

查看: 1156

其他  采用intel芯片组的四层主板印刷电路板图

采用intel芯片组的四层主板印刷电路板图，曾经大量量产，虽然现在已经过时了，但对初学者而言，仍具有一定参考意义，可看到主板的布线，布局非常细致。

https://www.eeworm.com/dl/534/210655.html

下载: 196

查看: 1046

Java编程  一个小而精巧的计算器

一个小而精巧的计算器，是对JAVA中布局一节的巧妙利用

https://www.eeworm.com/dl/633/217442.html

下载: 141

查看: 1019

VHDL/FPGA/Verilog 本代码介绍了使用VHDL开发FPGA的一般流程

本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终 ...

https://www.eeworm.com/dl/663/219674.html

下载: 126

查看: 1062