搜索结果
找到约 5,346 项符合
Artix-7 的查询结果
加密解密 PGP.Corporation.PGP.SDK.v3.7.2.rar 此前从本站下载的那个缺少几个lib文件
PGP.Corporation.PGP.SDK.v3.7.2.rar
此前从本站下载的那个缺少几个lib文件，这个是完整的。
嵌入式/单片机编程 5.7的tft屏320X240点
5.7的tft屏320X240点，有全的时序和背光
数据结构 程序实现双向栈的基本操作：1）初始化；2）判断栈是否为空；3）判断栈是否已满；4）入栈；5）出栈；6）清空栈；7）取栈顶元素。还有几个比较巧妙操作....哦
程序实现双向栈的基本操作：1）初始化；2）判断栈是否为空；3）判断栈是否已满；4）入栈；5）出栈；6）清空栈；7）取栈顶元素。还有几个比较巧妙操作....哦
其他 這是一個二維的上提式9/7離散小波的Verilog的源碼,此為Encoder
這是一個二維的上提式9/7離散小波的Verilog的源碼,此為Encoder
VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...
Delphi控件源码 WindPE for Borland Delphi 7.0: {*******************************************************} { } { Wi
WindPE for Borland Delphi 7.0:
{*******************************************************}
{ }
{ WindPE for Borland Delphi 7.0 }
{ }
{ Code:WindRand http://www.pefine.com }
{ }
{ Copyright (c) 2007 Pefine Security Lab }
{*******************************************************}
matlab例程 利用RLS算法实现参数的自适应估计 估计y(n) = 1.5*y(n-1)-0.7*y(n-2)+0.3*u(n-2)中的参数
利用RLS算法实现参数的自适应估计
估计y(n) = 1.5*y(n-1)-0.7*y(n-2)+0.3*u(n-2)中的参数
VHDL/FPGA/Verilog Verilog语言实现的Hamming(3,7)编码器
Verilog语言实现的Hamming(3,7)编码器，可用于FPGA实现
单片机开发 K3:--- P1.6 K4:--- P1.7 BEEP:--- P3.7 K3 --- 控制按键 K4 --- 清零按键 开机显示： SECOND-CLOCK 0 TIM
K3:--- P1.6
K4:--- P1.7
BEEP:--- P3.7
K3 --- 控制按键
K4 --- 清零按键
开机显示：
SECOND-CLOCK 0
TIME 00:00:00:00
K3 --- 控制按键：
第一次按下时,开始计时。
显示
BEGIN COUNT 1
TIME 00:00:01:88
第二次按下时,暂停计时。
显示
PAUST COUNT 2
TIME 00:00:01:88
第三次按下时,累计计时。 ...
教育系统应用 《delphi 7.0_8.0课程设计与系统开发案例》随书代码
《delphi 7.0_8.0课程设计与系统开发案例》随书代码