搜索结果
找到约 42 项符合
AHDL 的查询结果
按分类筛选
单片机开发 自己使用AHDL语言编写的24位累加器.主要使用于DDS
自己使用AHDL语言编写的24位累加器.主要使用于DDS
行业发展研究 DDS divider clock AHDL
DDS divider clock AHDL
其他 EDA条件下乘法器的实现。AHDL语言实现输入显示乘法等功能
EDA条件下乘法器的实现。AHDL语言实现输入显示乘法等功能
VHDL/FPGA/Verilog A率/u率 压缩与解压缩的IP核
A率/u率 压缩与解压缩的IP核，。
# 由AHDL语言写成，可在MaxplusII和QuartusII中使用，源代码加密。
单片机开发 SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC
SX-CPLD/FPGA 数字逻辑电路设计实验仪
SX-CPLD/FPGA 数字逻辑电路设计实验仪
产品介绍
1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。
2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。
3.CPLD/ FPGA 提供引脚可任意设定,故作 ...
VHDL/FPGA/Verilog HLD开发语言ADHL介绍。ADHL是ALTERA公司开发的硬件描述语言
HLD开发语言ADHL介绍。ADHL是ALTERA公司开发的硬件描述语言，也是一种较为流行的开发工具。是介绍AHDL的入门培训资料。
VHDL/FPGA/Verilog MAX+PLUSII软件是一个功能强大
MAX+PLUSII软件是一个功能强大，容易使用的软件包，它可以以图
形方式、文字输入方式（AHDL、VHDL和VERILOG）和波形方式输入设计文
件，可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件，还可
以进行仿真以检验设计的准确性，下面举例说明该软件的使用 ...
VHDL/FPGA/Verilog 本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设计的正确性已通过硬件实验得到验证。 ...
软件设计/软件工程 abel的反编译操作方法
abel的反编译操作方法，ABEL4系统提供了一个反编译程序，如果种种原因希望从JED烧录文件获得可以编辑修改的AHDL文件，则可以通过下面的操作获得