搜索结果
找到约 2,431 项符合
ADC噪声 的查询结果
模拟电子 将您的微控制器ADC升级至真正的12位性能
 
Many 8-bit and 16-bit microcontrollers feature 10-bitinternal ADCs. A few include 12-bit ADCs, but these oftenhave poor or nonexistent AC specifi cations, and certainlylack the performance to meet the needs of an increasingnumber of applications. The LTC®2366 and its slowerspeed versi ...
模拟电子 STM32F10xxx设备中如何得到高精度ADC
The STM32F10xxx microcontroller family embeds up to three advanced 12-bit ADCs (depending on the device) with a conversion time down to 1 μs. A self-calibration feature is provided to enhance ADC accuracy versus environmental condition changes.
模拟电子 低噪声放大器(LNA)
LNA的功能和指标二端口网络的噪声系数Bipolar LNAMOS LNA非准静态(NQS)模型和栅极感应噪声CMOS最小噪声系数和最佳噪声匹配参考文献LNA 的功能和指标• 第一级有源电路，其噪声、非线性、匹配等性能对整个接收机至关重要• 主要指标– 噪声系数(NF)取决于系统要求，可从1 dB 以下到好几个dB， NF与工作点有关– 增 ...
模拟电子 一种新的ISM频段低噪声放大器设计方法
为解决ISM频段低噪声放大器降低失配与减小噪声之间的矛盾,提出了一种改善放大器性能的设计方法.分析了单项参数的变化规律,提出了提高综合性能的方法,给出了放大器封装模型的电路结构.对射频放大器SP模型和封装模型进行仿真.仿真结果表明,输入和输出匹配网络对放大器的性能有影响,所提出的设计方法能有效分配性能指标,为改善 ...
模拟电子 时钟分相技术应用
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。
关键词: 时钟分相技术; 应用
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的
性能。尤其现代电子系统对性能的越来越高 ...
模拟电子 超高频窄带单级低噪声放大器的设计
文中介绍了一款超高频窄带低噪声放大器电路，该电路结构小巧（20 mm ×13 mm ，厚度为0.6 mm），功能可靠、稳定。放大器芯片采用3SK318YB，该芯片具有高增益、低噪声等特点。电路主要用于超高频段微波通信，电路拓扑结构采用反馈型、稳定衰减器法和低端增益衰减法进行设计。生产成品并经测试，该产品性价比高，完全达 ...
模拟电子 运行典型高速ADC评估板设置
运行典型高速ADC评估板设置
PCB相关 抑制△I噪声的PCB设计方法
抑制△I 噪声一般需要从多方面着手, 但通过PCB 设计抑制△I 噪声是有效的措施之一。如何通过PCB 设计抑制△I 噪声是一个亟待深入研究的问题。在对△I 噪声的产生、特点、主要危害等研究的基础上, 讨论了辐射干扰机理, 重点结合PCB 和EMC 研究的新进展, 研究了抑制△I 噪声的PCB 设计方法。对通过PCB 设计抑制△I 噪声的研 ...
电源技术 开关电源的纹波和噪声
开关电源的纹波和噪声