搜索结果
找到约 21 项符合
754 的查询结果
按分类筛选
学术论文 基于FPGA的高速矩阵运算算法研究.rar
矩阵运算是描述许多工程问题中不可缺少的数学关系，矩阵运算具有执行效率好、速度快、集成度高等优点，并且随着动态可配置技术的发展，灵活性也有了很大的提高。因此，寻找矩阵运算的高速实现方法是具有很大的现实意义，能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性，本文主要针对某种体积小、运算 ...
学术论文 纹理映射算法研究与FPGA实现
纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技术的发展，尤其是可编程逻辑门阵列(FPGAs)的发展，提供了一种新的加速方法。FPGAs在密 ...
单片机编程 单片机应用技术选编10
单片机应用技术选编10 目录 第一章 专题论述1.1 嵌入式系统的技术发展和我们的机遇(2)1.2 一种新的电路设计和实现方法——进化硬件(8)1.3 从8/16位机到32位机的系统设计(13)1.4 混合SoC设计(18)1.5 AT24系列存储器数据串并转换接口的IP核设计(23)1.6 低能耗嵌入式系统的设计(28)1.7 嵌入式应用中的零功耗系统设计(31)1.8 数 ...
其他书籍 关于FPGA流水线设计的论文 This work investigates the use of very deep pipelines for implementing circuits in
关于FPGA流水线设计的论文
This work investigates the use of very deep pipelines for
implementing circuits in FPGAs, where each pipeline
stage is limited to a single FPGA logic element (LE). The
architecture and VHDL design of a parameterized integer
array multiplier is presented and also an IEEE 754
...
VHDL/FPGA/Verilog 一个32位元的浮点数加法器
一个32位元的浮点数加法器，可将两IEEE 754格式内的值进行相加
VHDL/FPGA/Verilog 一个32位元的浮点数乘法器
一个32位元的浮点数乘法器，可将两IEEE 754格式的值进行相乘
VHDL/FPGA/Verilog 是Nios II處理器下客製化指令的一個32位元浮點數除法器
是Nios II處理器下客製化指令的一個32位元浮點數除法器，可將兩IEEE 754格式的值進行相除
其他书籍 ieee754的标准
ieee754的标准，原英文版的！Twenty years ago anarchy threatened floating-point arithmetic. Over a dozen commercially significant arithmetics
boasted diverse wordsizes, precisions, rounding procedures and over/underflow behaviors, and more were in the
works. “Portable” software intended to r ...
技术资料 STM32F10xx中文参考手册
本手册是STM32微控制器产品的技术参考手册参照2009年12月 RM0008 Reference Manual 英文第10版,共计29章节，754页。技术参考手册是有关如何使用该产品的具体信息，包含各个功能模块的内部结构、所有可能的功能描述、各种工作模式的使用和寄存器配置等详细信息。技术参考手册不包含有关产品技术特征的说明，这些内容在数据手 ...
VIP专区 VIP专区-3000套PLC实例程序
资源包含以下内容：1.2 COMP CHILLER.rar2.20-COMM-E Adapter Diagnostics.zip3.3 Phase Motor Startup Logic.zip4.500编程实例.rar5.550 OPTICOLOUR MOINITORING TM EDIT.rar6.6688-02.rar7.6[1].下降沿和锁存指令试验.rar8.72 Station Bit Shift PLC Program Triggers 3 Cognex Cameras.zip9.AB 1769-WS称重模块使用程序C ...