搜索：52 - 虫虫下载站

教程资料  基于Xilinx+FPGA的OFDM通信系统基带设计-程序

《基于Xilinx FPGA的OFDM通信系统基带设计》附带的代码

https://www.eeworm.com/dl/fpga/doc/32500.html

下载: 40

查看: 1187

教程资料  高级FPGA教学实验指导书－嵌入式系统设计部分

高级FPGA 教学实验平台实验指导书－嵌入式系统设计

https://www.eeworm.com/dl/fpga/doc/32521.html

下载: 66

查看: 1061

教程资料  FPGA设计的5项基本功

对要学习FPGA的人有帮助

https://www.eeworm.com/dl/fpga/doc/32568.html

下载: 47

查看: 1036

教程资料  WP266 - 利用Spartan-3系列FPGA实现安全解决方案

Spartan-3AN 器件带有可以用于储存配置数据的片上Flash 存储器。如果在您的设计中Flash 存储器没有与外部相连，那么Flash 存储器无法从I/O 引脚读取数据。由于Flash 存储器在FPGA 内部，因此配置过程中Spartan-3AN 器件比特流处于隐藏状态。这一配置成了设计安全的起点，因为无法直接从Flash 存储器拷贝设计。 ...

https://www.eeworm.com/dl/fpga/doc/32575.html

下载: 125

查看: 1063

教程资料  HDL入门教程

　　Verilog HDL入门教程

https://www.eeworm.com/dl/fpga/doc/32589.html

下载: 61

查看: 1072

教程资料  XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接&nbsp; The I/Os in Xilinx&reg; 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and ...

https://www.eeworm.com/dl/fpga/doc/32622.html

下载: 111

查看: 1149

教程资料  WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案

WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

https://www.eeworm.com/dl/fpga/doc/32625.html

下载: 109

查看: 1065

教程资料  XAPP483 - 利用 Platform Flash PROM 实现多重启动功能

&nbsp; 一些应用利用 Xilinx FPGA 在每次启动时可改变配置的能力，根据所需来改变 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的设计修订 (Design Revisioning) 功能，允许用户在单个PROM 中将多种配置存储为不同的修订版本，从而简化了 FPGA 配置更改。在 FPGA 内部加入少量的逻辑，用户就能在 PROM 中存储的多 ...

https://www.eeworm.com/dl/fpga/doc/32628.html

下载: 47

查看: 1074

教程资料  基于Actel FPGA的双端口RAM设计

基于Actel FPGA 的双端口RAM 设计双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合，如实现DSP与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大的缺点是在两个CPU发生竞争时，有一方CPU 必须等待，因而降低了访问效率。IDT 公司推出的专用双端口RAM 芯片解决了普通双端口RAM 内部竞争问题， ...

https://www.eeworm.com/dl/fpga/doc/32660.html

下载: 142

查看: 1164

教程资料  华为FPGA设计流程指南

本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： l&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 l&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 形成风格良好和完整的文档。 l&nbsp;&nbsp;&nbs ...

https://www.eeworm.com/dl/fpga/doc/32672.html